2019年3月18日
Testbench编写技巧
摘要： 一、基本架构（常用模板） 1 `timescale 1ns/1ps //时间精度 2 `define Clock 20 //时钟周期 3 4 module my_design_tb; 5 6 // <端口> 7 reg clk ; //时钟，50Mhz 8 reg rst_n ; //复位，低电平有 阅读全文
posted @ 2019-03-18 17:30 咸鱼IC 阅读(4127) 评论(0) 推荐(0) 编辑