2018年11月22日
计数器（1）：Verilog常用写法
摘要： 计数器是非常基本的使用，没有计数器就无法处理时序。我在学习时发现市面上有几种不同的计数器写法，非常有趣，在此记录下来： 一、时序逻辑和组合逻辑彻底分开 1.代码 1 // 2 // 名称 : Count_1 3 // 作者 : xianyu_FPGA 4 // 日期 : 2018-12-10 5 / 阅读全文
posted @ 2018-11-22 21:51 咸鱼IC 阅读(27152) 评论(4) 推荐(0) 编辑