ZYNQ笔记（2）：PS端——Hello World ！

　　PL端使用过后，来到了ZYNQ核心的部分：PS端，现在用Vivado软件对ZYNQ-7000开发板的PS端进行第一个程序设计：Hello World。

一、新建Vivado工程

1.打开Vivado，新建一个工程，Next

2.设置工程名称和工程所在目录，Next

3.选择第一项：RTL Project，Next

4.添加资源，可以直接Next

5.添加约束，可以直接Next

6.芯片型号选择xc7z020clg400-1，Next

7.总结页面，Finish

8.进入Vivado工程页面，左边是导航栏，可以直接点击Generate Bitstream，上面的选项也会按顺序被执行。Open Hardware Manager则是硬件管理，用于下载、调试等。

9.如果连接好了板卡，那么点击Open Hardware Manager --- Open Target则可以看到板卡信息。

二、ZYNQ IP核设置

1.点击导航栏的 IP INTEGRATOR --- Create Block Design，弹出工程名称和工程位置，填写后点OK

2.点击中间的 + 号添加IP，然后在弹出的小窗口中选择ZYNQ，双击该IP核

3.此时看到ZYNQ的接口界面，有几个引脚，我们只需要最简单的系统，双击ZYNQ进行参数设置

4.进入到ZYNQ内部资源区域，此处可以看到内部有哪些资源可以使用。

Zynq Block Design       主页面
PS-PL Configuration     PS到PL的相关接口配置信息以及PS部分的一些配置信息
Peripheral I/O          Pins 通用外设接口的配置
MIO Configruation       对MIO以及EMIO的分配控制
Clock Configruation     PS端时钟资源的配置和管理
DDR Configration        DDR控制器的一些参数配置
Interrupts              中断的配置管理

5.点击左侧的PS-PL Configuration，取消勾选这两项。

6.点击左侧的MIO Configuration，电压设置成LVCMOS 1.8V，用到了SD和UART，因此勾选它们并且设置引脚编号。

7.选择Clock Configuration，本实验没有用到FPGA板卡时钟，因此取消勾选。

8.点击左侧DDR Configuration，勾选Enable DDR，点击展开，对DDR进行一些参数设置，之后点击OK

9.回归到ZYNQ主页面，可以看到比之前更简洁了。上面绿色横条处点击Run Block Automation

10.点击OK

11.ZYNQ变成了如下的结构图。

12.点击 Source 栏的工程，鼠标右键选择 Generae Output Products

13.弹出一个小窗口，第一项为全局模式，更慢但保险，第二项为OOC模式，更快但有逻辑问题时会编译不通过，我们选第一项，下面线程根据自己电脑配置选择最大的即可。

14.设置让Vivado管理我们的文件，点击Sources，右键选择Create HDL Wrapper，弹出的小页面点击OK

15.完成后的界面如图所示

三、使用SDK进行软件开发

1.本次实验只有 PS 部分的管脚，没有 PL 部分的管脚，而且 PS 部分的管脚都是固定的，所以我们不需要添加管脚约束文件。另外因为没有使用 PL 部分的资源，我们也不需要在 Vivado 下编译和生成 bit 文件了。直接将文件导出到SDK开发目录，点击 File --- Export --- Export Hardware