随笔分类 - FPGA：DDR3
DDR3（5）：DDR3自动读写控制器
摘要：和 DDR2 的设计类似，在 DDR3_burst 的基础上，添加 FIFO，打造一个可以自动读写的 DDR3 控制器，让其能够方便的适用于不同的场合。 一、DDR3_ctrl 1、架构 由架构图可以看出，DDR3_ctrl 模块由写FIFO、读FIFO、DDR3_burst构成，结构比较简单。 2
DDR3（4）：IP核再封装
摘要：调取的 DDR3 控制器给用户端预留了接口，用于实现对该 IP 核的控制，我们要做的就是利用这些接口打造合适的 DDR3 控制器。在生成 DDR3 IP 核的界面中，可以找到 User Guide 手册，DDR3 的使用将围绕这个手册来展开。 一、接口说明 打开 User Guide 第 90 页，
DDR3（2）：官方例程仿真
摘要：最开始接触一个 IP 核，完全没有头绪的时候，最好的资料就是官方数据手册以及官方提供的例程仿真，这里提供两种方法在调取 IP 核后进行官方仿真。由于官方例程比较难懂，所以只介绍方法，不讲解官方例程的具体实现过程。 一、官方例程仿真_手动法 1、主页面上，选中 Simulation Sources -
DDR3（3）：初始化
摘要：不管官方例程是否学懂，我们都不能直接用，还是得自己设计一个实用的 DDR3 控制器，我们要做的第一步就是初始化操作，对 IP 核进行校验。本篇采用 Modelsim 软件配合 DDR3 IP核生成的仿真模型，搭建出 IP核的初始化过程。 一、顶层文件 1、生成 DDR3 IP 核后，在 Source
DDR3（1）：IP核调取
摘要：本系列整理一下基于 Xilinx A7 芯片的 DDR3 的使用，此处采用的 DDR3 IP核为软核，即采用 FPGA 逻辑单元、寄存器、查找表等搭建出来 IP核。从 IP 核的调取开始，接着读写测试，最后争取实现一个基于 DDR3 的完整小项目。 1、建立工程，点击 IP Catalog，在界面右
