随笔分类 - 工具使用
Linux常用技巧
摘要：1、Terminal美化 原生的 Terminal 上的一些设置可能不好用，可以自己添加一些配置，使得操作更加顺手。个人配置文件一般是在 $HOME 下（输入 cd 直接敲回车），有些系统的配置文件用的是 .cshrc 文件，有些系统是 .bashrc 文件，二者功能差不多，但是设置略微不同。修改好
Spyglass学习笔记
摘要：1 Spyglass介绍 SpyGlass是目前业界唯一可靠的RTL Sign off解决方案，可以帮助客户在设计早期发现潜在问题，保证产品质量，极大的减少设计风险, 降低设计成本。SpyGlass已经成为集成电路开发过程中必不可少的RTL-QA工具。SpyGlass作为第三代RTL代码质量分析工具
Linux下使用sublime及其插件
摘要：Linux下大多采用Gvim编辑和浏览代码，对于不喜欢Gvim操作的人来说，Sublime编辑器是个不错的选择。 1 官网下载安装包 （1）进入官网：http://www.sublimetext.com/，点击Download。 （2）选择Linux，这里有两个链接，我们选择direct downl
VCS+DVE+Verdi+Makefile使用
摘要：业界有三大仿真工具，Synopsis家的VCS、Cadence家的IUS-irun（现在是Xcelium-xrun）和Mentor的Modelsim。 VCS的全称是Verilog Compile Simulator，是Synopsis公司的电路仿真工具，可以进行电路的时序模拟。VCS属于编译型ve
Makefile学习笔记
摘要：- makefile文件本质上是帮助make如何一键编译，进行批处理，makefile文件包含的规则命令使我们不需要繁琐的操作，提高了开发效率。 - makefile可以根据指定的依赖规则和文件是否有修改来执行命令。常用来编译软件源代码，只需要重新编译修改过的文件，使得编译速度大大加快。 ### 示
Git学习笔记
摘要：IC 设计中常常使用 Git 做版本控制，本篇博客记录一下 Git 的学习和理解。 Git 本地有三个工作区域：工作目录（Working Directory）、暂存区(Stage/Index)、资源库(Repository或Git Directory)。如果在加上远程的 Git 仓库(Remote
SVN学习笔记
摘要：SVN简介和安装 SVN是什么 代码版本管理工具 记住每一次的修改 查看所有修改记录 恢复任何历史版本 恢复已删除的文件 SVN比Git好在哪 使用简单上手快 目录级权限控制（Git没有） 子目录选择检出 SVN主要应用 代码版本管理 存储重要文件 公司文件共享 SVN仓库 SVN桶 SVN客户端
Markdown学习笔记
摘要：标题 # 一级标题 ## 二级标题 ### 三级标题 #### 四级标题 ##### 五级标题 ###### 六级标题 分割线 新段落 空行 或者末尾2个空格 文字 语法 效果 *斜 斜 **粗** 粗 ***粗斜*** 粗斜 ==高亮== 高亮 ~~删除~~ 删除 <u>下划线</u> 下划线 脚
Modelsim波形显示字符
摘要：偶然在 QQ 群里看到一个大佬发的 Modelsim 波形显示字符，闲着没事拿来玩玩，并将改良过程也整理一下。 一、字符点阵产生 软件采用 PCtoLCD2002，打开后不需要设置，直接打字然后点击【生成字模】，然后复制产生的字模。 二、字模调整 复制之后的字模如下所示： 将字模中的提示信息、标点符
Modelsim联合Matlab搭建FPGA图像仿真平台
摘要：一、原理 1、Matlab程序img_data_gen.m将要处理的pre_img.jpg图片转为pre_img.txt文本。 2、Verilog程序img_gen.v读取该pre_img_txt文本，并进行一系列的图像处理。 3、图像处理后的结果用Verilog程序top_tb.v输出为另一个po
【转】Xilinx FPGA ChipScope的ICON/ILA/VIO核使用
摘要：版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。 本文链接：https://blog.csdn.net/sundonga/article/details/42044007 使用ChipScope有两种方式： 第一种，使用CoreInsert，可
ChipScope——ISE软件的抓波形操作
摘要：Quartus II 下抓波形为 SignalTap，Vivado 下为 ila，而 ISE 下则为 ChipScope。目前 ISE 已经停止更新了，不再支持 Xilinx 的新芯片，但有些老的工程还是要用到 ISE 来开发维护，固在此以串口通信的工程为背景，记录一下 ChipScope 的使用过
【转】彻底掌握Quartus——基础篇
摘要：彻底掌握Quartus——基础篇 版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。 本文链接：https://blog.csdn.net/k331922164/article/details/46275247 你可以在EETOP的论坛上面搜索到
Vivado关联Notepad++
摘要：Vivado自带的编辑器非常难看，我习惯用Notepad++，这里记录一下二者的关联。 1、打开Vivado，点击 Tools Settings Text Editor，右侧选择 Custom Editor 2、设置路径：D:/MySoftware/Notepad++/notepad++.exe [
Vivado关联Modelsim进行联合仿真
摘要：Vivado自带仿真工具，但是有点慢，关联Modelsim联合仿真是最好的，注意Modelsim必须是10.7以上版本。 1、安装并成功破解Modelsim 10.7。 2、打开Vivado，点击 Tools Compile Simulation Libraries...，填写如下设置并点击Comp
【转】Isim——基本技巧
摘要：来源：电子产品世界； 注：本文由NingHeChuan本人多出整理所得，原文章图片不清晰，自己整理配图后重新发表 安装好ISE，系统已经自带了ISim仿真软件，相比于专业的仿真软件Modelsim，ISim是免费的，不用编译库，小型设计仿真速度较快，对于轻量级的
【转】ISE——完整工程的建立
摘要： FPGA公司主要是两个Xilinx和Altera（现intel PSG），我们目前用的ISE是Xilinx的开发套件，现在ISE更新到14.7已经不更新了，换成了另一款开发套件Vivado，也是Xilinx的产品，intel的
gVim编辑器——基本设置、常用命令、代码片段
摘要：gVim是一款强大的编辑器，可以满足大部分语言的编程需要。尤其是其自带的模板定制功能对于Verilog来说非常受用。然而gVim有很多操作是不同于其他编辑器的，这让很多初学者望而却步，因此，本文将gVim的一些常用技巧列举了出来。 一、_vimrc中可能用到的设置 1.gVim的默认设置 安装和配置
SignalTap II——基本使用和高级技巧
摘要：本文以4个led灯闪烁，来介绍 SignalTap II 的使用。 一、Verilog案例 led灯以1秒的时间循环左移，代码如下： 1 module led 2 // < 参数 > 3 #( 4 parameter TIME = 26'd5000_0000 //1s 5 ) 6 // < 端口 >
Modelsim——显示状态机名称的方法
摘要：方法在本人博客《状态机的Verilog写法》已经写明，为了方便查看，特意拎出来。 方法1： 转ASCII码 设计文件含有状态机时，增加一段"参数转ASCII码"的代码，即可在 Modelsim 中显示出状态机名称，如下所示： reg [15:0] state_name; //1个字符8位宽 alwa
