摘要：
1 IOB 为了保证FPGA输入输出接口的时序，一般会要求将输入管脚首先打一拍再使用，输出接口也要打一拍再输出FPGA。将信号打一拍的方法是将信号通过一次寄存器，而且必须在IOB里面的寄存器中打一拍。因为，从FPGA的PAD到IOB里面的寄存器是有专用布线资源的，而到内部其他寄存器没有专用... 阅读全文
posted @ 2014-06-19 18:34 xiabodan 阅读(976) 评论(0) 推荐(0) 编辑
摘要：
matlab读取图像并转化为灰度图像image = imread('C:\Users\Administrator\Desktop\图像降噪\src\original image\100.png');image = rgb2gray(image);image = imread('C:\Users\Ad... 阅读全文
posted @ 2014-06-17 22:22 xiabodan 阅读(129) 评论(0) 推荐(0) 编辑
摘要：
FPGA HDL源程序FPGA统计摄像头的输出像素，窗口尺寸等等//----------------------------------------------------------------------------// user_logic.v - module//--------------... 阅读全文
posted @ 2014-06-15 20:41 xiabodan 阅读(210) 评论(0) 推荐(0) 编辑
摘要：
本文叙述zedboard VmodCAM 图像采集 HDMI输出显示参考：1、color space详解资料 http://download.csdn.net/detail/xiabodan/7490351 2、http://en.wikipedia.org/wiki/YCbCr 3、http://... 阅读全文
posted @ 2014-06-12 20:54 xiabodan 阅读(238) 评论(0) 推荐(0) 编辑
摘要：
先上图总体框图效果图效果不是很好，因为暂时用的是zedboard自带的VGA，其只能RGB只有3*3*3的彩色度VmodCAM原理图VmodCAM的zedboard管脚约束见：http://blog.csdn.net/xiabodan/article/details/26144749VmodCAM的... 阅读全文
posted @ 2014-06-12 17:25 xiabodan 阅读(434) 评论(0) 推荐(0) 编辑
摘要：
EDK中如何使用ISE中生成的IP：网上上有说这个的文章，但是很复杂，也就是添加bdd文件，其实这些都不需要自己操作的，我们可以在EDK中import 中添加ngc文件，ngc文件就是core generate生成IP时的.ngc文件。 阅读全文
posted @ 2014-06-11 18:11 xiabodan 阅读(219) 评论(0) 推荐(0) 编辑
摘要：
本文转载自：http://xilinx.eetrend.com/blog/7073硬件平台：ZedBoard开发环境：XPS + ISE操作系统：WinXP SP3一直说要研究官方的例子XAP792，也确实在断断续续地学习着，现在硬件基本搞明白了，在公司也已经做出了测试画面。在搭建硬件平台的时候... 阅读全文
posted @ 2014-06-11 15:43 xiabodan 阅读(405) 评论(0) 推荐(0) 编辑
摘要：
习惯了在source insight下编辑阅读源码，在linux下用vi总是用不好 ，还是在ubuntu上用回熟悉的source insight。在ubuntu中，安装windows程序用wine，然后用wine安装windows软件即可。安装wine在终端输入以下命令：其中 安装时要按TAB建进行... 阅读全文
posted @ 2014-05-29 09:37 xiabodan 阅读(623) 评论(0) 推荐(0) 编辑
摘要：
; WIP Last Changed Rev: 2172;************************************************************************************** ; Copyright 2011 Aptina Imag... 阅读全文
posted @ 2014-05-27 20:34 xiabodan 阅读(175) 评论(0) 推荐(0) 编辑