计算机组成原理复习
动态RAM的刷新包括分散刷新、集中刷新和异步刷新三种方式。
寄存器间接寻址方式中，指令的地址码部分给出的是有效地址所在的寄存器编号。
控制单元由于设计方法的不同可分为硬连线控制器和微程序控制器。
EPROM 是可改写的，但它不能用作为随机存储器用。
关于“同步控制”方式的描述正确的是由统一时序信号控制的方式。
指令周期是指CPU从主存取出一条指令加上执行这条指令的时间。
在取指周期中，是按照程序计数器PC的内容访问主存，以读取指令。
一个节拍信号的宽度是指时钟周期。
在微程序控制器中，机器指令与微指令的关系是每条机器指令由一段用微指令编程的微程序来解释执行。
从控制存储器中读取一条微指令并执行相应操作的时间叫微周期。
中断向量地址是中断服务程序入口地址的指示器。
世界上第一台计算机产生于1946年，称为ENIAC。
运算器的技术指标一般用主频和字长表示。
时序控制方式有同步控制方式 、异步控制和联合控制方式。
流水线中常见的多发技术包括：超标量技术、超流水线技术和超长指令字技术。
微指令中操作控制字段的编码方式有：直接编码方式、字段直接编码方式、字段间接编码方式和其它方式。
在主机中，控制器是能对指令进行译码的器件。
三总线结构的计算机包含I/O 总线、主存总统和 DMA 总线三组传输线。
主机与设备传送数据时，采用程序查询方式，主机与设备是串行工作的。
冯·诺依曼机工作方式的基本特点是按地址访问并顺序执行指令。
在主存和 CPU之间增加 Cache 的目的是解决 CPU与内存之间的速度匹配问题。
变址寻址方式中，操作数的有效地址是变址寄存器内容加上形式地址。
CPU响应中断的时间是执行周期结束。
机器字长、存储字长、指令字长
机器字长：CPU进行一次处理时的数据位数；
指令字长：一条指令的二进制代码位数；
存储字长：一个存储单元所存二进制代码的位数；
高速信号传输使用什么方式
高速信号传输使用串行的方式。
在高速状态下，并行口的几根数据线之间存在串扰，而并行口需要信号同时发送同时接收，任何一根数据线的延迟都会引起问题。而串行只有一根数据线，不存在信号线之间的串扰，而且串行还可以采用低压差分信号，可以大大提高它的抗干扰性，所以可以实现更高的传输速率，尽管并行可以一次传多个数据位，但是时钟远远低于串行，所以目前串行传输是高速传输的首选。
RISC的特点
（1）选取使用频度较高的一些简单指令以及一些很有用但又不复杂的指令，让复杂指令的功能由频度高的简单指令的组合来实现。
（2）指令长度固定，指令格式种类少，寻址方式种类少。
（3）只有取数/存数指令访问存储器，其余指令的操作都在寄存器内完成。
（4）CPU中有多个通用寄存器，采用优化的编译程序。
（5）采用流水线技术，大部分指令在一个时钟周期内完成。采用超标量和超流水线技术，可使每条指令的平均执行时间小于一个时钟周期。
（6）控制器采用组合逻辑控制，不用微程序控制。
阶码的正负和尾数的正负，对实际数值的正负与大小的影响
（1）阶码为正，表示将尾数扩大。
（2）阶码为负，表示将尾数缩小。
（3）尾数的正负代表浮点数的正负。
中断方式与DMA方式
（1）相同点：二者都由随机请求引起。
（2）不同点：中断方式通过执行处理程序进行处理，DMA方式直接依靠硬件实现数据直传。中断方式可处理复杂事件、控制中低速I/O操作，DMA方式适于简单的、高速的数据批量传送。
DRAM为什么要刷新
DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。
常用的刷新方式由三种：集中式刷新、分散式刷新、异步式刷新。
指令和微指令
指令是机器指令的简称，是计算机硬件能够直接识别和执行的操作命令 。
在微程序控制方式之下，从控制存储器中取出 ，完成一个或几个微操作的命令称为微指令 。
一条机器指令对应一个微程序，这个微程序是由若干条微指令构成的。因此，一条机器指令的功
能是若干条微指令组成的序列来实现的。
动态RAM和静态RAM
（1）在同样大小的芯片中，动态RAM的集成度远高于静态RAM；
（2）动态RAM存取数据的原理是以电容保存电荷，静态RAM存取数据的原理是使用MOS晶体管触发器；
（3）动态RAM芯片引脚比静态RAM少，封装尺寸也要小；
（4）动态RAM的功耗比静态RAM小，价格比静态RAM低；
（5）由于使用动态元件，因此动态RAM的速度比静态RAM低；
（6）动态RAM需要刷新，所以要配置再生电路，静态RAM不需要刷新。
某机字长8位，试用如下所给芯片设计一个存储器，容量为10KB，其中RAM为高地址8KB，ROM为低地址 2KB，最低地址为 0（RAM芯片类型有：4K8位，ROM芯片有：2K4位）。
（1）地址线和数据线各为多少根。
地址线为14根，数据线为8根
（2）RAM和ROM的地址范围分别为多少？
ROM的地址范围是0000H07FFH，RAM的地址范围是080027FFH
（3）每种芯片各需要多少片？
RAM芯片共2片，ROM芯片共2片
CPU执行一段程序时，cache完成存取的次数为 2420次，主存完成存取的次数为 80次，已知cache存储周期为40ns，主存存储周期为 240ns，求cache主存系统的平均访问时间？
命中率 h＝2420/(2420+80)=96.8%
平均存取时间=h·tc+(1-h)(tc+t M)=96.8%40+(1-96.8%)(40+240)=47.68ns
已知cache存储周期是40ns，主存存储周期是200ns，cache主存系统平均访问时间为50ns，求cache 的命中率是多少？
由题可知：50=40h+(1-h)240
所以h=95%
将二进制数101101.101转换为十进制数、八进制数和十六进制数。
十进制：101101.101B ＝ 45.625
八进制：101101.101B ＝ 55.5O
十六进制：101101.101B ＝ 2D.AH
已知X＝-0.1100，Y=-0.1000，求X+Y。
[X]补=1.0100 [Y]补=1.1000
[X]补+ [Y]补=1.0100+1.1000=10.1100 溢出
已知[X]原＝10110101，求真值X及其X的补码和反码。
真值＝ -0110101（2分），补 ＝ 11001011，[X] 反 ＝ 11001010
已知X ＝ 10101110，Y ＝ 10010111，求X∨Y 和 X∧Y的值。
X∨Y＝ 10101110∨10010111 ＝ 10111111
X∧Y＝ 10101110∧10010111 ＝ 10000110
