组成原理

9.1:CPU：中央处理器，ALZ控制完成数逻辑运算，CU解释存储器中指令并发出操作指令来执行命令

9.2PC：用来存放当前欲执行地址，可自动形成下一条指令地址

9.3IR：指令寄存器，用来存放当前指令，它的内容来自MDR

9.4ALU：算数逻辑单元，完成算数逻辑运算

9.5ACC:累加器

9.6MQ：乘商寄存器

9.7X：操作数寄存器

9.8MAR：存储器地址寄存器，用来存放欲访问的存储单元的地址，位数对应存储单元个数

9.9MDR：存储器数据寄存器，用来存放从存储体单元取出的代码或者准备某个存储单元存入的代码，位数与存储字长相等

9.10：I/O:I/o子系统包含各种i/os设备和相应的接口，每一种I/o设备都有i/o接口与主机相连，接受CPU发出各种指令，并完成相应操作。

9.11MIPS:单位时间内执行命令的平均条数，是一个计量单位

9.12CPI:执行一条命令所需的时钟周期数

9.13FLOPS：每秒的浮点运算次数
主机 CPU 主存 存储单元 存储元件 存储字 存储字长
存储容量 机器字长 指令字长

8.1主机：CPU和主存储器合称主机

8.2CPU：运算器和控制器集成在一块芯片上，合称中央处理器，即CPU

8.3主存：主存储器，及也称内存，包括逻辑部件及控制电路

8.4存储单元：存储单元组成存储体，它又包含许多存储元件（每个存储元件存储一个1或0）

8.5存储字：一个存储字代表一个二进制数，也可以是一串字符

8.6存储字长：存储单元里面存储的一串二进制代码

8.7存储容量：存储容量=存储单元个数x存储字长，表示存储器的容量，包括主存储量和辅存储容量

8.8机器字长：指CPU一次能处理数据的位数，字节越长，数的表示范围越大

8.9指令字长：一指令中包含的二进制代码的位数
————————————————
版权声明：本文为CSDN博主「coding-niche」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/weixin_46766703/article/details/106517232
CPU包括（　　）两部分。
　　　　 A、ALU和累加器
　　　　 B、ALU和控制器
　　　　 C、运算器和控制器
　　　　 D、ALU和主存储器
C

计算机运算速度的单位是（　　）。
　　　　 A、MTBF
　　　　 B、MIPS
　　　　 C、MHZ
　　　　 D、MB
B

若十六进数微AC.B，则其十进制数为（　　）。
　　　　 A、254.54
　　　　 B、2763
　　　　 C、172.6875 11%16
　　　　 D、172.625
C

若十进制数据为137.5则其八进制数为（　211.5　）。
　　　　 A、89.8
　　　　 B、211.4 28^2+18+1 0.5*8=4 故0.4
　　　　 C、211.5
　　　　 D、1011111.101
B

若x补=0.1101010，则x原=（　不变　）。
　　　　 A、1.0010101
　　　　 B、1.0010110
　　　　 C、0.0010110
　　　　 D、0.1101010
D

若用双符号位，则发生正溢的特征是：双符号位为（　　）。
　　　　 A、00
　　　　 B、01
　　　　 C、10
　　　　 D、11
B

补码加法运算是指（　　）。
　　　　 A、操作数用补码表示，连同符号位一起相加
　　　　 B、操作数用补码表示，根据符号位决定实际操作
　　　　 C、将操作数转化为原码后再相加
　　　　 D、取操作数绝对直接相加，符号位单独处理
A

原码乘法是（　　）。
　　　　 A、先取操作数绝对值相乘，符号位单独处理
　　　　 B、用原码表示操作数，然后直接相乘
　　　　 C、被乘数用原码表示，乘数取绝对值，然后相乘
　　　　 D、乘数用原码表示，被乘数取绝对值，然后相乘
A

浮点加减中的对阶的方法是（　　）。
　　　　 A、将较小的一个阶码调整到与较大的一个阶码相同
　　　　 B、将较大的一个阶码调整到与较小的一个阶码相同
　　　　 C、将被加数的阶码调整到与加数的阶码相同
　　　　 D、将加数的阶码调整到与被加数的阶码相同
A

在下列几种存储器中，CPU可直接访问的是（　　）。
　　　　 A、主存储器
　　　　 B、磁盘
　　　　 C、磁带
　　　　 D、光盘
A

静态半导体存储器SRAM指（　　）。
　　　　 A、在工作过程中，存储内容保持不变
　　　　 B、在断电后信息仍能维持不变
　　　　 C、不需动态刷新
　　　　 D、芯片内部有自动刷新逻辑
C

半导体静态存储器SRAM的存储原理是（　　）。
　　　　 A、依靠双稳态电路
　　　　 B、依靠定时刷新
　　　　 C、依靠读后再生
　　　　 D、信息不再变化
A

高速缓冲存储器Cache一般采取（　　）。
　　　　 A、随机存取方式
　　　　 B、顺序存取方式
　　　　 C、半顺序存取方式
　　　　 D、只读不写方式
A

虚地址是（　　）。
　　　　 A、不存在的地址
　　　　 B、用户编程可使用的地址
　　　　 C、主存地址
　　　　 D、磁盘地址
B

堆栈指针SP是（　　）。
　　　　 A、栈顶单元内容
　　　　 B、栈顶单元地址
　　　　 C、栈底单元内容
　　　　 D、栈底单元地址
B

为了缩短指令中某个地址段的位数，有效的方法是采取（　　）。
　　　　 A、立即寻址
　　　　 B、变址寻址
　　　　 C、间接寻址
　　　　 D、寄存器寻址
D

如果按变址方式读取操作数，则有效地址是指（　　）。
　　　　 A、指令中直接给出的地址
　　　　 B、变址计算获得的地址
　　　　 C、变址寄存器中存放的地址
　　　　 D、基址寄存器中存放的地址
B

在向上生长的堆栈中，如果出栈指令POPx的操作定义为：
　　　　M（x）←M（SP）；SP←（SP）-1
　　　　则入栈指令PUSH X应定义为（　　）。
　　　　 A、M（SP）←M（x）；SP←（SP）＋1
　　　　 B、M（SP）←M（x）；SP←（SP）－1
　　　　 C、SP←（SP）＋1；M（SP）←M（x）
　　　　 D、SP←（SP）－1；M（SP）←M（x）
C

在不同速度的设备之间传送数据，（　　）。
　　　　 A、必须采用同步控制方式
　　　　 B、必须采用异步控制方式
　　　　 C、可以选用同步方式，也可选用异步方式
　　　　 D、必须采用应答方式
C

挂接在总线上的多个部件（　　）。
　　　　 A、只能分时向总线发送数据，并只能分时从总线接收数据
　　　　 B、只能分时向总线发送数据，但可同时从总线接收数据
　　　　 C、可同时向总线发送数据，并同时从总线接收数据
　　　　 D、可同时向总线发送数据，但只能分时从总线接收数据
B

总线的数据通路宽度是指（　　）。
　　　　 A、能一次并行传送的数据位数
　　　　 B、可依次串行传送的数据位数
　　　　 C、单位时间内可传送的数据位数
　　　　 D、可一次传送的数据的最大值
A

串行接口是指（　　）。
　　　　 A、接口与系统总线之间串行传送，接口与I/O设备之间串行传送
　　　　 B、接口与系统总线之间串行传送，接口与I/O设备之间并行传送
　　　　 C、接口与系统总线之间并行传送，接口与I/O设备之间串行传送
　　　　 D、接口与系统总线之间并行传送，接口与I/O设备之间并行传送
C

填空题：
注意：小空格为所填入的答案

系统软件主要包括： 和 及诊断程序等。
操作系统
语言处理程序

任何进位计数制都包含基数和位权两个基本要素。十六进制的基数为 ，其中第i位的权为 。
16 16i

8421BCD码中，十进制数字“5”的BCD码的前面加上奇校验位后，为 。
10101

设字长8位（含1位符号位），真值X=-1011，则[X]原= 。
10001011

按照存储器的不同工作方式可以将存储器分为随机存取存储器（RAM）、 只读存储器（Rom） 、顺序存取存储器（SAM）和 直接存取存储器 。

有静态RAM与动态RAM可供选择，在构成大容量主存时，一般就选择 。
动态RAM

与静态MOS型存储器相比，动态MOS型存储器的最大特点是存储信息需要不断地 。
刷新

主存储器进行两次连续、独立的操作（读/写）之间所需的时间称作 。
主存读/写周期（TM）

程序访问的 为Cache的引入提供了理论依据。
局部性原理

某机器指令系统中，指令的操作码为8位，则该指令系统最多可以有 种指令。
256

如果零地址指令的操作数在内存中，则操作数地址隐式地由 来指明。
堆栈指针（SP）

如指令中给出形式地址为D，则间接寻址方式获得操作数的有效地址为 。
以D为地址的存储单元的内容

如果说变址寻址方式主要是面向用户的，那么基址寻址一般是面向 的。
系统

在CPU的状态寄存器中，常设置以下状态位：零标志位（Z），负标志位（N）， 和 。
溢出标志位（V）
进位或借位标志位（C）

在组合逻辑控制器中，当一条指令取出后，组合逻辑网络的输出分两部分，其主要部分是产生执行该指令所需的 ，另一部分送到 ，以便在执行步骤较短的情况下，控制下缩短指令的执行时间。
控制信号，时序计数器

在微程序控制中，一个节拍中所需要的一组微命令，被编成一条 。
微指令

系统总线是用来连接 的总线。
系统内部各大部件

输入输出的目的是实现 和 之间的信息传送。
CPU
外设

目前微机系统上使用的鼠标器有两种类型，一种是 ，另一种是 。
机械式的
光电式的

在现有的外存储器中，启示密度最高的是 。
光盘存储器

可以根据中断源在系统中的位置，将中断源分为内部中断和外部中断两类。一般运算器除法错是 ；键盘输入请求中断是 。
内中断
外中断

在不改变中断响应次序的条件下，通过 可以改变中断处理次序。
改写中断屏蔽字

在程序中断控制方式中，虽有中断请求，但为了保证禁止某些中断以提供某一特定的服务，这可以由CPU中的 触发器和为中断源设置的 触发器控制实现。
中断允许
中断屏蔽

通道程序在内存中的首地址由 给出。
通道地址字

25．单地址指令中为了实现两个数的算术运算，除地址码指明的一个操作数外，另外一个采用（隐含）寻址方法。

26．假定指令系统有m条指令，指令操作码的位数为N位，则N至少应当等于┌㏒2m┐
3.用n+1位字长（含一位符号位）表示原码定点整数时，所能表示的数值范围是（0≤|N|≤2n-1
）；用n+1位字长（含一位符号位）表示原码定点小数时，所能表示的数值范围是（0≤|N|≤1-2-n
）；
27. 如果指令中的地址码为A，变址寄存器为X，基址寄存器为B，则变址间址寻址方式的操作地址N＝（（（X）+A））

28．采用立即寻址时，操作数由（地址码）给出，采用直接寻址时，指令中除了操作码以外，还要给出（操作数在存储器中的地址）

29．堆栈存取方式是（后进先出），在自底向上生成方式工作的堆栈中，入栈时，堆栈指针作何调整？（减），出栈时做何调整？（加）。入栈时调整指针和存入数据的次序是：先（调）后（存）

30．16位补码整数所能表达的最大整数是（215－1），最小整数是（－215）

31．指令系统的完整性，通常是指（完备性）和（有效性）

32．一般说来，按照CPU内部操作数的存储方式，可以将机器（指令集）分为：
（堆栈型）、（累加器型）和（通用寄存器型）三种类型

简答题：
8位无符号整数和8位定点原码整数的表示范围分别是多少？
① 8位无符号整数的范围：0－255。
　　② 8位定点原码整数的范围：-127－127。

在浮点数中，阶码的正负和尾数的正负各代表什么含意？对实际数值的正负与大小有何影响？
① 阶码为正，表示将尾数扩大。
　　② 阶码为负，表示将尾数缩小。
　　③ 尾数的正负代表浮点数的正负。

SRAM依靠什么存储信息？DRAM依靠什么存储信息？何为存“0”？何为存“1”？
① SRAM依靠双稳态电路（内部交叉反馈）存储信息，其中一种稳态为0，另一种稳态则为1。
　　② DRAM依靠电容暂存电荷存储信息，充电至高电平为1，放电至低电平为0。

4、静态存储器依靠什么存储信息？动态存储器又依靠什么原理存储信息？试比较它们的优缺点。
① 静态存储器以双稳态触发器为存储信息的物理单元，依靠内部交叉反馈保存信息。速度较快，不需动态刷新，但集成度稍低，功耗大。
　　② 动态存储器依靠电容上暂存电荷来存储信息，电容上有电荷为1，无电荷为0。集成度高，功耗小，速度悄慢，需定时刷新。

存储器芯片中采用地址复用技术有什么优点？
要增加一存储器芯片的容量时，其所需的地址线也要随之增加，如果采用地址复用技术，将把地址分批送入芯片。这样可以保证不增加芯片的地址引脚，从而保证芯片的外部封装不变。

在“Cache－主存－辅存”三级存储体系中，“Cache－主存”结构与“主存－辅存”结构的引入各为了解决什么问题？
① “Cache－主存”结构的引入是为了解决主存与CPU速度不匹配的问题。
　　② “主存－辅存”结构的引入是为了解决主存储器容量不足的问题。

在CPU中，哪些寄存器属于控制用的指令部件？它们各起什么作用？
① 程序计数器PC，提供取指地址，从而控制程序执行顺序。
　　② 指令寄存器IR，存放现行指令，作为产生各种微操作命令的基本逻辑依据。
　　③ 状态寄存器SR，记录程序运行结果的某些特征标志，或用来设置程序运行方式与优先级。参与形成某些微操作命令。

微程序控制器如何产生微指令？微指令、微程序与机器指令之间的对应关系如何？
① 微程序控制器是从控制存储器中读取微指令，从而产生微指令。
　　② 一条微指令包含的微指令控制实现一步（一个时钟周期）操作，若干条微指令组成的一段微程序解释执行一条机器指令，整个微程序实现指令系统功能。

总线接口的分类方法有哪几类？请分别按这几种方法说明接口的分类。
① 按数据传送的格式分为：串行接口、并行接口。
　　② 按时序控制方式分为：中断接口、DMA接口、程序查询方式接口。

何谓存储总线？何谓I/O总线？各有何特点？
① 存储总线是连接CPU和主存储器之间的专用总线，速度高。
　　② I/O总线是连接主机（CPU、M）与I/O设备之间的总线，可扩展性好。

何谓同步传送方式？何谓异步传送方式？
① 同步方式：数据传送由一个统一的时序信号同步定时（或：从同一个公共的时钟信号中获得定时信号）。有固定的时钟周期、总线周期划分。
　　② 异步方式：数据传送用应答方式实现，没有时钟周期划分；总线周期根据实际需要而定，需长则长、能短则短。

计算机系统中异步控制方式的三个主要特点是什么？
系统中没有统一的时钟，各部件有自己的时钟信号，各个微操作的进行是采用应答方式工作。

在字符显示器中，何时访问一次字符发生器？其地址码如何形成？
① 每当点（列）计数器一个计数循环后，就访问一次缓冲存储器，紧跟着访问一次字符发生器。
　　② 由缓冲存储器读出的字符代码作为高位地址，线（行）计数器的计数值作为低位地址。

请说明常见的中断处理程序入口产生方法。
现在普遍采用向量中断方式：将各中断处理程序入口地址组织在中断向量表中，存在主存中的一段特定区域；获得批准的中断源向CPU送入一个编码（如中断类型码），CPU将它变换为一个向量地址；据此访问中断向量表，从中读取处理程序入口地址。

以DMA方式实现传送，大致可分为哪几个阶段？
① DMA传送前的预置阶段（DMA初始化）
　　② 数据传送阶段（DMA传送）
　　③ 传送后的结束处理

请比较说明中断方式与DMA方式的异同（产生方式、处理方式、应用场合等方面）。
① 相同点：二者都由随机请求引起。
② 不同点：中断方式通过执行处理程序进行处理，DMA方式直接依靠硬件实现数据直传。中断方式可处理复杂事件、控制中低速I/O操作，DMA方式适于简单的、高速的数据批量传送。

基数
在浮点数据编码中，对阶码所代表的指数值的数据，在计算机中是一个常数，不用代码表示。

Cache
位于CPU与主存之间的高速缓存，用来存放当前频繁访问的内容。

段页式管理
一种虚拟存储器的管理方式，将存储空间按逻辑模块分成段，每段又分成若干个页。

随机存取方式
可按随机地址直接访问任一存储单元，存取时间与单元位置无关。

DRAM
动态随机存取存储器，即需要采取动态刷新的RAM。

虚拟存储器
依靠操作系统和磁盘的支持，用户编程时可以使用一个比真实内存大得多的存储器，该存储器称为虚拟存储器。

逻辑地址
程序员编程时使用的，与内存物理地址无固定对应关系的地址。

堆栈
按先进后出（也就是后进先出）顺序存取的存储的存储组织（区）。

立即寻址方式
操作数直接在指令中给出（或：紧跟指令给出），在读出指令时可立即获得操作数。

直接寻址
由指令直接给出操作数的存储地址。

寄存器间址
由指令给出寄存器号，指定寄存器中存放者操作数据的存储地址。

RISC
精简指令系统计算机，只采用使用频度高、简单、执行速度快的指令类型。

时钟周期
由主频脉冲定义得一个定长的基本时间段，通常一个时钟周期完成一步操作。

微程序控制器
将执行指令所需要的微命令以代码形式编成微指令序列（微程序），存入一个控制存储器，需要时从该存储器中读取。按这种方式工作的控制器称为微程序控制器。

主设备
申请并获得总线控制权的设备，在收发双方中主动的一方。

同步通信方式
在采用这种方式的总线传输中，各设备从一个公共的（统一的）时序信号中获得定时信息（或：由统一的时序信号进行同步定时。）或指出：其明显特征是由一定频率的时钟信号定义了等间隔的时钟周期。

总线
一组可由多个部件分时共享的信息传输线。

程序查询I/O方式
启动I/O设备后，CPU程序查询，若未准备好则等待，若条件已具备则执行I/O操作。

DMA 方式
直接依靠硬件实现主存与外设之间的数据直接传输，传输过程本身不需CPU程序干预。

36.有效地址：又称物理地址，是将形式地址按一定的规则计算后，得出能直接访问主存的地址。寻址方式就是指从形式地址产生有效地址的方法

37.浮点数的阶码为什么通常采用移码？其主要原因是为了解决机器0的表现形式问题。浮点数据的机器0表示阶码为可以表示的最小值－2－n。将该数据进行表示时，如果阶码使用移码，则表示出来数据的阶码全为0；否则，如果使用补码表示阶码，该数据为10….00的形式。原码和反码由于其对数据0有正负之分，一般不用来表示浮点数阶码。

38.基址寻址方式和变址方式有什么特点？基址寻址，实际上是相对于基址寄存器BR的偏移寻址，其有效地址是把基址寄存器的内容加上指令字中的形式地址得到。即：EA=（BR）+A.。变址寻址是相对于变址寄存器的偏移寻址，其有效地址是变址寄存器的内容加上指令字中的形式地址得到。即：EA=(X)+A
在形式上以及计算操作数的有效地址的方法上，两种寻址方式是相似的，实际上，两者有不同的特点和用途。首先，在采用了基址寻址的计算机系统中，基址是不变的，程序中的所有地址都是相对于基地址来变化的。而对于变址寻址来说则相反，指令中的地址字段的形式地址给出的是一个存储器地址基准，变址寄存器X中存放的是相对于该基准地址的偏移量。不同的变址寄存器值指出了不同的单元。第二，在基址寻址中，偏移量位数较短，在变址寻址中，偏移量位数足以表示整个存储空间。第三，基址寻址主要是解决程序逻辑空间与存储器物理空间的无关性，而变址寻址主要是为了可以编写出高效地访问一片存储空间的程序。

39．设32位长的浮点数，其中阶符1位，阶码7位，数符1位，尾数23位。分别写出机器数采用原码和补码表示时，所对应的最接近0的十进制负数。
解：最接近0的十进制负数的浮点表示就是数据表示中最大的负数，即绝对值最小的负数。采用原码数据表示时，阶码为－127，尾数为－2－23。该数为－2－23×2－127。采用补码表示时，阶码为－128，尾数为－2－23

40．某机器字长32位，浮点表示时，阶码占8位，尾数占24位，各包含一位符号位。问（1）带符号定点小数的最大表示范围是多少？
（2）带符号定点整数的最大范围是多少？
（3）浮点表示的最大正数是多少？最大负数是多少？浮点表示时，最小的规格化正数是多少？
解：（1）阶码表示范围是：－128～127；尾数的表示范围是－1～1－2－23
（2）带符号的定点整数其符号位一位，其余均用来表示数据。此时的表示范围－231～231－1
（3）浮点表示的最大正数为1－2－23×2127，最大负数为：－2－23×2－128，最小的规格化正数为：0。5×2－128

41．某机器字长32位，指令单字长，指令系统中具有二地址指令，一地址指令和零地址指令各若干条，已知每个地址长12位，采用扩展操作码方式，问该指令系统中的二地址指令、一地址指令、零地址指令各最多能有多少条？
解：注意使用可扩展操作码时，二地址指令不能占满全部的28条指令，必须留出至少一条作为一地址指令扩展。但本题所问最多条数，并保证指令集中存在一、二、零地址指令
32－24＝8，操作码占8位，最多可有28－1＝255条二地址指令
一地址指令操作码占32－12－8＝12，最多可有212－1条，此时只有一条二地址指令
零地址指令操作码占32－8－12＝12，最多可有212－1条

42．存储字长为16位，采用一地址格式的指令系统，允许直接、间接、变址、基址寻址，变址寄存器和基址寄存器均16位，试回答：（1）若采用单字指令，共能完成108种操作，画出指令格式，并指出直接寻址和一次间接寻址的寻址范围各为多少？
（2）若采用双字指令，操作码位数和寻址方式不变，指令可直接寻址的范围又是多少？画出其指令格式。
（3）存储字长不变，可采用什么方法访问容量为8MB的主存任一地址单元，说明理由
解：（1）系统的指令集为108条，所以操作码位数为7，地址码为9，直接寻址的范围为29个字。间接寻址的范围为216个字
（2）采用双字指令时，指令可直接寻址的范围为225（32M）个字。指令格式为操作码7位，地址码25位。
（3）可使用变址寻址。该存储器按照字变址，8MB＝4MW，此物理空间需要22位物理地址，通常变址寄存器的长度与存储字的长度相同，因此变址寄存器也为16位。变址寻址的物理地址的形成满足：EA=(X)+A，因此指令中只需要指出剩余的4位地址就可以了

判断题：
1.　运算器的功能就是执行加、减、乘、除四则运算。
错。运算器的功能一般包含：算术运算、逻辑运算、移位等。

2.　已知x=0.1011，那么[-x]补为1.0101，[x/2]补为0.11011。
错。[x/2]补为0.01011。

3.　1KB=1000字节
错。1KB=1024字节。

4.　两个定点数相减，不会产生溢出。
错。两定点数相减，若是异号相减，也有可能溢出。

5.　主存储器和CPU之间增加高速缓冲存储器的目的是扩大CPU中通用寄存器的数量。
错。主存储器和CPU之间增加高速缓冲存储器的目的是解决CPU和主存之间的速度匹配问题。

6.　在虚拟存储器中，当程序正在执行时，一般由装入程序完成地址映射。
错。在虚拟存储器中，当程序正在执行时，一般由操作系统完成地址映射。

7.　在虚拟存储器中，常将存储空间按程序模块大小划分为若干页。
错。在虚拟存储器中，常将存储空间按程序模块大小划分为若干段（或：常将存储空间划分为若干大小相同的页）。

8.　二地址指令中，操作数的物理位置可安排在两个主存单元。
对。

9.　在寄存器寻址方式中，指定寄存器中存放的是操作数地址。
错。在寄存器寻址方式中，指定寄存器中存放着操作数。

10.　位操作类指令的功能是对CPU内部通用寄存器或主存某一单元任一位进行状态检测或强置。
对。

11.　一条机器指令由一段微指令编成的微程序来解释执行。
对。

12.　指令周期、机器周期和工作脉冲构成三级时序系统。
错。机器周期、节拍电位和工作脉冲，构成三级时序系统。

13.　减少控制存储器容量，是设计微程序控制器所追求的目标之一。
对。

14.　总线中地址线的功能是用于指定存储器单元和I/O设备接口电路的选择地址。
对。

15.　单总线结构系统是指：各大功能部件之间用一根信号线连接。
错。单总线结构系统是指：各大功能部件之间用一组总线连接。

16.　如果认为CPU等待设备的状态信号是处于非工作状态（既踏步等待），那么，程序查询方式的主机与设备是串行工作的。
对。

17.　在计算机系统中，除CPU外的其它部件和设备都称为外围设备。
错。在计算机系统中，除CPU和主存之外的其它部件和设备，常被称为外围设备。

18.　磁盘的位价格就是单位数据容量的价格，等于磁盘设备的价格除以容量。
对。

19.　写入硬盘时，若一个文件的长度超出一个磁道的容量，则继续写入同面的相邻磁道中。
错。写入硬盘时，若一个文件的长度超过一个磁道的容量，则继续写入同一柱面的相邻面的磁道中。

21.　单级中断与多级中断的区别是单级中断的硬件结构是一维中断，而多级中断的硬件结构是二维中断。
错。单级中断处理器只通过一根外部中断请求线接到它的外部设备系统；而多级中断，每一个I/O设备都有一根专用的外部中断请求。

22.　对I/O数据传送的控制方式，可分为程序中断控制方式和独立编址传送控制方式两种。

错。对I/O数据传送的控制方式，可分为：程序直接控制方式，程序中断方式，DMA方式，通道控制方式。

计算题：

将二进制数101101.101转换为十进制数、八进制数和十六进制数。
（1）先将101101.101B展开成多项式
　　　　101101.101B＝1×25+1×23+1×22+1×20+1×2－1+1×2－3＝45.625
　　（2）101101.101B＝55.5O
　　（3）101101.101B＝2D.AH

已知[x]原＝10110101，求真值x及其x的补码和反码。
（1）真值＝-0110101
　　（2）[X]补＝11001011
　　（3）[X]反＝11001010
————————————————

一、选择类型题:

1．现代计算机组织结构是以_B____为中心，其基本结构遵循冯·诺依曼思想。

A. 寄存器   B. 存储器   C. 运算器   D. 控制器

2．存储字长是指___B___。

A．存放在一个存储单元中的二进制代码组合；

B．存放在一个存储单元中的二进制代码位数；

C．存储单元的个数；

D．机器指令的位数。

3．CPU通过____B__启动通道。

A．执行通道命令；

B．执行I/O指令；

C．发出中断请求；

D．程序查询。

4．对有关数据加以分类、统计、分析，这属于计算机在__C____方面的应用。

A．数值计算；

B．辅助设计；

C．数据处理；

D．实时控制。

5．电子计算机的算术／逻辑单元、控制单元及存储器合称为C

A．CPU

B．ALU

C．主机；

D．UP

6．存储周期是指______。

A．存储器的写入时间；

B．存储器进行连续写操作允许的最短间隔时间；

C．存储器进行连续读或写操作所允许的最短间隔时间；

D．指令执行时间。

7．当定点运算发生溢出时，应______ 。

A．向左规格化；

B．向右规格化；

C．发出出错信息；

D．舍入处理。

8．加法器采用先行进位的目的是______ 。

A．优化加法器的结构；

B．节省器材；

C．加速传递进位信号；

D．增强加法器结构。

9．变址寻址方式中，操作数的有效地址是______。

A．基址寄存器内容加上形式地址（位移量）；

B．程序计数器内容加上形式地址；

C．变址寄存器内容加上形式地址；

D．寄存器内容加上形式地址。

10．指令寄存器的位数取决于______。

A．存储器的容量；

B．指令字长；

C．机器字长；

D．存储字长。

11．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于______。

A．同步控制；

B．异步控制；

C．联合控制；

D．人工控制。

12．中断发生时，由硬件更新程序计数器PC，而不是由软件完成，主要是为了________。

A. 能进入中断处理程序并正确返回源程序   B. 节省内容

C. 提高处理机的速度                     D. 使中断处理程序易于编址，不易出错

13．CPU响应中断的时间是______。

A．中断源提出请求；

B．取指周期结束；

C．执行周期结束；

D．间址周期结束。

14．基址寻址方式中，操作数的有效地址是______。

A．基址寄存器内容加上形式地址（位移量）；

B．程序计数器内容加上形式地址；

C．变址寄存器内容加上形式地址；

D．寄存器内容加上形式地址。

15．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作______。

A．停止CPU访问主存；

B．周期挪用；

C．DMA与CPU交替访问；

D．DMA。

16．计算机操作的最小单位时间是______。

A．时钟周期；

B．指令周期；

C．CPU周期；

D．中断周期。

17．用以指定待执行指令所在地址的是______。

A．指令寄存器；

B．数据计数器；

C．程序计数器；

D．累加器。

18．一个16K×32位的存储器，其地址线和数据线的总和是______。

A．48；

B．46；

C．36；

D．32。

19．某一SRAM 芯片，其容量为1024×8 位，除电源端和接地端外，该芯片引出线的最小数目应为      。

A. 13                          B. 15

C. 18                          D. 20

20．长度相同但格式不同的2种浮点数，假定前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同,则它们可表示的数的范围和精度为______。

A. 两者可表示的数的范围和精度相同    B. 前者可表示的数的范围大但精度低

C. 后者可表示的数的范围大且精度高   D. 前者可表示的数的范围大且精度高

21．响应中断请求的条件是______。

A．外设提出中断；

B．外设工作完成和系统允许时；

C．外设工作完成和中断标记触发器为“1”时；

D．CPU提出中断。

22．中断向量可提供______。

A．被选中设备的地址；

B．传送数据的起始地址；

C．中断服务程序入口地址；

D．主程序的断点地址。

23．在中断周期中，将允许中断触发器置“0”的操作由______完成。

A．硬件；

B．关中断指令；

C．开中断指令；

D．软件。

25．存放欲执行指令的寄存器是______。

A．MAR；

B．PC；

C．MDR；

D．IR。

26．采用变址寻址可扩大寻址范围，且______。

A．变址寄存器内容由用户确定，在程序执行过程中不可变；

B．变址寄存器内容由操作系统确定，在程序执行过程中可变；

C．变址寄存器内容由用户确定，在程序执行过程中可变；

D．变址寄存器内容由操作系统确定，在程序执行过程不中可变；

27．计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用______控制方式。

A．延长机器周期内节拍数的；

B．异步；

C．中央与局部控制相结合的；

D．同步；

28．微程序放在______中。

A．存储器控制器；

B．控制存储器；

C．主存储器；

D．Cache。

29．在CPU的寄存器中，______对用户是完全透明的。

A．程序计数器；

B．指令寄存器；

C．状态寄存器；

D．通用寄存器。

30．运算器由许多部件组成，其核心部分是______。

A．数据总线；

B．算术逻辑运算单元；

C．累加寄存器；

D．多路开关。

31．三种集中式总线控制中，______方式对电路故障最敏感。

A．链式查询；

B．计数器定时查询；

C．独立请求；

D．以上都不对。

32．一条指令中包含的信息有 。

A．操作码、控制码；

B．操作码、向量地址；

C．操作码、地址码。

D．控制码、向量地址；

33．在各种异步通信方式中，______速度最快。

A．全互锁；

B．半互锁；

C．不互锁。

D．以上都不是.

34．一个512KB的存储器，其地址线和数据线的总和是______。

A．17；

B．19；

C．27。

D．32

35．设寄存器内容为80H，若它对应的真值是 – 127，则该机器数是

A．原码；

B．补码；

C．反码；

D．移码。

36．下列叙述中 是正确的。

A．程序中断方式中有中断请求，DMA方式中没有中断请求；

B．程序中断方式和DMA方式中实现数据传送都需中断请求；

C．程序中断方式和DMA方式中都有中断请求，但目的不同；

D．DMA要等到指令周期结束时才进行周期窃取。

37．设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是 。

A．224；

B．223；

C．222；

D．221。

38．在浮点机中，判断补码规格化形式的原则是______。

A．尾数的第一数位为1，数符任意；

B．尾数的符号位与第一数位相同；

C．尾数的符号位与第一数位不同；

D．阶符与数符不同。

39．I/O与主主机交换信息的方式中，DMA方式的特点是______。

A．CPU与设备串行工作，传送与主程序串行工作；

B．CPU与设备并行工作，传送与主程序串行工作；

C．CPU与设备并行工作，传送与主程序并行工作；

D．CPU与设备串行工作，传送与主程序并行工作。

40. 直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是____。

A．直接、立即、间接； B．直接、间接、立即；

C．立即、直接、间接； D．立即、间接、直接。

二、填空类型题

1．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 A ，最小正数为 B ，最大负数为 C ，最小负数为 D 。

2．在微程序控制方式中，一个节拍中所需要的一组

微命令被编成一条             。

3．在写操作时，对Cache与主存单元同时修改的方法称作          ，若每次只暂时写入Cache，直到替换时才写入主存的方法称作              。

4．在组合逻辑控制器中，微操作控制信号由 A 、 B 和 C 决定。可直接寻址的范围是 C ，一次间址的范围是 D 。

5．一条双字长的取数指令（LDA）存于存储器的200和201单元，其中第一个字为操作码和寻址特征M，第二个字为形式地址。假设PC当前值为200，变址寄存器XR的内容为101，基址寄存器BR的内容为200，存储器各单元的内容如下图所示。写出在下列寻址方式中，取数指令执行结束后，累加器AC的内容。

立即寻址  AC的内容为：； 
直接寻址  AC的内容为：；
间接寻址  AC的内容为：； 
相对寻址  AC的内容为：；
基址寻址  AC的内容为：；
变址寻址  AC的内容为：。

6．I/O的编址方式可分为 A 和 B 两大类，前者需有独立的I/O指令，后者可通过 C 指令和设备交换信息。

7．变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 A ， 指令提供 B ； 而在变址寻址中，变址寄存器提供 C ，指令提供 D 。

8．设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（pc）+ 1→ pc。设当前指令地址为3008H，要求转移到300FH，则该转移指令第二字节的内容应为 A 。若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为 B 。

9．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是

A、B_和_C。

10．动态RAM靠 A 的原理存储信息，因此一般在 B 时间内必须刷新一次，刷新与 C 址有关，该地址由 D 给出。

11．设 n = 16 （不包括符号位），机器完成一次加和移位各需100ns，则原码一位乘最多需A  ns,补码Booth算法最多需 B  ns

12．影响流水线性能的三种相关分别是 A ， B 和  C 。

13．在微程序控制器中，一条机器指令对应一个           ，若某机有35条机器指令，通常可对应       个微程序。

14．在总线的异步通信方式中，通信的双方可以通过 A 、 B 和 C 三种类型联络。

15。微指令格式可分为 A 型和 B 型两类，其中 C 型微指令用较长的微程序结构换取较短的微指令结构。

填空题

1、设浮点数阶码为8位（含一位阶符），尾数为24位（含一位数符），则32位二进制补码浮点规格化数对应十进制真值范围是：最大正数为（2127(1-2-23)），最小正数为（2-129），最大负数为（2-128(-2-1-2-23)），最小负数为（-2-127）。

2、一个总线传输周期包括（ 申请分配）（寻址）（传输）和（结束）四个阶段。

3、CPU采用同步控制方式时，控制器使用（机器周期）和（节拍）组成的多极时序系统。

4、在组合逻辑控制器中，微操作控制信号由（指令操作码）、（时序）和（状态条件）决定。

5、微指令格式可分为（垂直）型和（水平）型两类，其中（垂直）型微指令用较长的微程序结构换取较短的微指令结构。

6、在写操作时，对Cache与主存单元同事修改的方法称作（写直达法），若每次只暂时写入Cache直到替换时才写入主存的方法称作（写回法）。

7、I/O的编址方式可分为（不统一编址）和（统一编址）两大类，前者需有独立的I/O指令，后者可通过（访存）指令和设备交换信息。

8、变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供（基地址），指令提供（偏移量）；而在变址寻址中，变址寄存器提供（偏移量），指令提供（基地址）。

9、设相对寻址的转移指令占2个字节，第一个字节为操作码，第二个字节是位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（pc）+1   pc。设当前指令地址为3008H，要求转移到300FH，则该转移指令第二字节的内容应为（2.5H）。若当前地址为300FH，要求转移到3004H，则该转移指令第二字节的内容应为（F3H）。

10、在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是（停止CPU访问主存）、（周期挪用）和（DMA和CPU交替访问主存）。

11、动态RAM考（电容储存电荷）的原理储存信息，因此一般在（2ms）时间内必须刷新一次，刷新与（行地址）有关，该地址由（刷新地址计数器）给出。

12、设n=16（不包括符号位），机器完成一次加加位移各需100ns，则原码一位乘最多需要（3200）ns，补码Booth算法最多需（3300）ns。

13、目前并行进位链有（单重分组）、（双重分组）。

14、影响流水线性能的三种关系分别是（结构）、（数据）和（控制相关）。

15、在微程序控制器中，一条机器指令对应一个（微程序），若某机有35条机器指令，通常可对应（38）个微程序。

16、在总线的异步通信方式中，通信的双方可以通过（不互锁）、（半互锁）和（全互锁）三种类型联络。

17、假设微指令的操作控制段共18位，若采用直接控制，则一条微指令可同时启动（18）个操作命令。若采用字段直接编码控制，并要求一条微指令能同时启动3个微操作，则微指令的操作控制字段应分（3）段，若每个字段的微操作数相同这样的微指令格式最多可包含（192）个微操作命令。

18、设指令字长等于存储字长，均为24位，若某指令系统可完成108种操作，操作码长度固定。且具有直接、间接（一次间址）、变址、基址、相对、立即等寻址方式，则在保证最大范围内直接寻址多的前提下，指令字中操作码占（7）位，寻址特征占（3）位，可直接寻址的范围是（214），一次间址的范围是（224）。

1.CPU包括哪几个工作周期？每个工作周期访存的作用是什么？

（1）取指周期：取指令

（2）间指周期：取有效地址

（3）执行周期：取（或存）操作数

（4）中断周期：将程序断点保存起来

什么是指令周期、机器周期和时钟周期？三者有何关系？
指令周期是CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间；

机器周期是所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期；

时钟周期使机器周期主频的倒数，也可称为节拍，它是控制计算机操作的最小单位时间；

关系：一个指令周期包括若干个机器周期，一个机器周期又包括若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等。

某机有五个中断源，按中断响应的优先顺序由高到低为L0，L1， L2，L3，L4，现要求优先顺序改为L3，L2，L4，L1，L0，写出各中断源的屏蔽字。
L3：11111

L2：01111

L4：00111

L1：00011

L0：00001

总线通信控制有几种方式，简要说明各自的特点。
   同步通信：通信双方由统一时标控制数据传送；

异步通信：采用应答方式通信；

单通步通信：统一时钟，可插入等待信号；

分离式通信：都是全反向，充分发挥总线的有效应用；

控制器中常采用那些控制方式，各有何特点。
    同步控制：即微操作序列由基准时标系统控制，每一个操作出现的时间与基准时标保持一致；

异步控制：不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。

联合控制：是同步控制和异步控制相结合的方式，即大多数微操作在同步时序信号控制下进行，而对那些时间难以确定的微操作，如涉及到I/O操作则采用异步控制。

异步通信与同步通信的主要区别是什么，说明通信双方如何联络。
    同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式又不互锁，半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系，半互锁方式通信双方有简单的制约关系，全互锁方式通信双方有完全制约关系。其中全互锁通信可靠性最高。

除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O系统个字可采用什么方法提高机器速度，各举一例简要说明。
存储器：采用多提交叉存储器

运算器：采用快速进位链

控制器：采用指令流水

I/O系统：采用DMA方式

为什么外围设备要通过接口与CPU相连？接口有哪些功能？
1）一台机器通常配有多台外设，它们各自有其设备号，通过接口可实现对设备的选择；

2）I/O设备种类繁多，速度不一，与CPU速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配；

3）I/O设备可能串行传送数据，而CPU一般并行传送，通过接口可实现数据串并格式转换；

4）I/O设备的输出电平可能与CPU的输入/出电平不同，通过接口可实现电平转换；

5）CPU启动I/O设备工作，要向外设发各种控制信号，通过接口可传送控制命令；

6）I/O设备需将其工作状况及时报告CPU，通过接口可见是设备的工作状态，并保存状态信息供CPU查询；

接口功能：选址、传送命令、反应设备状态、传送数据。

说明一次程序中断的全过程并简述中断隐指令及其功能。
   过程：（1）保护断点；

（2）寻找中断入口；

（3）执行中断处理程序；

（4）中断返回

中断隐指令及其功能：

中断隐指令实在机器指令系统中没有的指令，它是CPU在中

断周期内由硬件自动完成的一条指令，其功能包括保护程序断

点、寻找中断服务程序的入口地址、关中断等功能。

在DMA方式中，COU和DMA接口分时使用主存有几种方法？简要说明之。
   （1）停止cpu访问主存。这种方法DMA在传送一批数据时独占主存，cpu放弃了地址线、数据线和有关控制线的使用权，在一批数据传送完毕后，DMA接口才把总线的控制权交回给cpu。显然，这种方法在DMA传送过程中，cpu基本处于不工作状态或保持原状态。

（2）周期挪用。这种方法cpu按程序的要求访问主存，一旦I/O设备有DMA请求，则由I/O设备挪用一个存储周期。此时cpu可完成自身的操作，但要停止访存。显然，这种方法既实现了I/O传送，又较好的发挥了主存和cpu的效率，是一种广泛采用的方法。

（3）DMA和cpu交替访问主存。这种方法适合于cpu的工作周期比主存的存取周期长的情况。

画出计算机中存储系统的层次结构，并说明不同层次的作用及对速度、容量的要求。

主存：存放需要CPU运行的程序和数据，速度较快，容量较大。

Cache：存放当前访问频繁的内容，速度最快，容量较小。

外存：存放需联机保存但暂不执行的程序和数据，容量很大，速度较慢。

12. 什么叫指令？什么叫微指令？二者有什么关系？

（1）指令，即指机器指令。每一条指令可以完成一个独立的算术运算或逻辑运算操作。

（2）控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做微命令，而一组实现一定操作功能的微命令的组合，构成一条微指令。

（3）许多条微指令组成的序列构成了微程序，微程序则完成对指令的解释执行。

13.总线的集中式判优控制常用的有哪几种方式，分析其各种方式的特点？

3种：链式查询、计数器查询、独立请求；
     特点：
     链式查询：连线简单，易于扩充，对电路故障最敏感；
     计数器查询：优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；
     独立请求：判优速度最快，但硬件器件用量大，连线多，成本较高。
————————————————