会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
huanm
博客园
首页
新随笔
联系
订阅
管理
2018年6月4日
systemverilog学习(9)assertion
摘要: 一:初实assertion 断言就是一段描述设计期望行为的代码。 目前, 对断言的使用主要在于仿真, 但断言的能力不仅仅如此。 断言是基于一些更加基础的信息, 我们称之为属性 ( Property), 属性可以用来作为断言、 功能覆盖点、 形式检查和约束随机激励生成。 断言可以嵌入到设计当中, 也可
阅读全文
posted @ 2018-06-04 17:04 huanm
阅读(19343)
评论(0)
推荐(1)
编辑