摘要： 一：PLL 1：组成 输出时钟产生器，相位比较器，可变频率振荡器（VFO），PLL会比较输入时钟相位与VFO产生的输出时钟之间的差别，并且通过这个差别来调整VFO产生的时钟频率。 2：VFO代码 我们定义比较器给VFO加快频率的指令是2‘b11，减慢频率的指令是2’b00. 3:比较器设计 （A）方 阅读全文