异步fifo设计（2）

详见https://www.cnblogs.com/aslmer/p/6114216.html

首先看一下异步fifo设计的整体框图：

    在该设计中会有6个小模块：

   1、fifo.v这个模块是顶层模块；

   2、fifomem.v:这个模块是fifo的内存缓冲器，该内存属于双端RAM

   3、sync_r2w.v:这个模块是将读指针rd_ptr同步化到写的时钟域；

   4、sync_w2r.v:这个模块是将写指针wr_ptr同步化到读的时钟域；

   5、rd_ptr_empty：这个模块是判断fifo是否处于空状态；

   6、wr_ptr_full:这个模块主要是判断fifo是否处于满状态；