verilog学习（6）实战4之触发器与锁存器

一：触发器

1：三种不同的触发器

　　

　　里面的ifelse语句是断言。

二：锁存器

　　

 1：何为锁存器

　　（1）只对电平敏感（不考虑posedge和negedge边沿敏感），且always中的敏感列表中不包含在块中出现的所有变量，这称为不完整的敏感列表。

　　（2）拥有完整的敏感列表，但是控制条件包含的if或者case忽略掉某些值，那么即使敏感变量表是完整的，也有可能出现锁存的状态。

三：串行移位寄存器

1：结构化方式

　　　

　　主要代码;

　　

2:　行为级方式：

　　 

　　简写如下：