摘要：
1 module lcd_dvp_drive 2 #( 3 parameter VBP= 21, //OK 4 parameter VFP= 18, //OK 5 parameter VSW= 6 , //OK 6 parameter VDP= 480 ,//524 7 8 parameter HB 阅读全文
摘要：
`timescale 1ns/1ns module lcd_spi_top_tb(); reg clk_x2_i; reg rst_i; wire spi_cs; wire spi_scl; wire spi_mosi; wire spi_miso; wire spi_init_done; init 阅读全文
摘要：
1 `timescale 1ns/1ns 2 3 module fpq_tb(); 4 5 6 reg [0:0] sys_clk; 7 reg [0:0] sys_rst_n; 8 wire [0:0] clk_out; 9 10 initial begin 11 sys_clk=1'b0; 12 阅读全文