HSPICE与非门仿真
一、HSPICE的基本操作过程
- 打开HSPICE程序,通过OPEN打开编写好的网表文件。
- 按下SIMULATE进行网表文件的仿真。
- 按下AVANWAVES查看波形图(仿真结果)。
二、 网表文件结构总结
HSPICE输入文件包括电路标题语句,电路描述语句,分析类型描述语句,输出描述语句,注释语句,结束语句等六部分构成。
电路描述语句:电路元器件,元器件模型,电路的输入激励和源,子电路。
分析类型描述:瞬态分析语句,交流分析语句,直流扫描语句,可选项语句。
三、 在纸上手画与非门(CMOS)的晶体管级电路
图1-与非门原理图
四、 写出与非门的网表文件
*NAND gate hspice fil
.TEMP 25.0000
.option abstol=1e-6 reltol=1e-6 post ingol
.lib 'E\hspice2007\model\PTM45nm\pmos90.lib' TT
.lib 'E\hspice2007\model\PTM45nm\nmos90.lib' TT
V1 1 0 dc=1.
VA A 0
VB B 0
Mp1 vo A 1 1 pmos W=5u L=1
Mp2 vo B 1 1 pmos W=5u L=1
Mn1 vo A vn vn nmos W=2u L=1
Mn2 vn B 0 0 nmos W=2u L=1
.dc VB START=0 STOP=1.8 STEP=0.01 SWEEP VA 0 1.8 1.
.o
.end
五、 总结书写与非门网表文件中的注意事项
- 注意库文件的引用及模型名称的编写。
- 换行继续应用+号标注。
- 对节点命名时应注意不要有相同的的节点名。
六、 HSPCIE仿真结果,改变宽长比,分析比较至少两种宽长比情况下的仿真结果
(一)、与非门仿真结果
根据图2所示结果可得:当A为低电平时(VA=0),输出为高电平;当A为高电平时(VA=1.8),当B为低电平(VB<750mv),输出为高电平,当B为高电平(VB>750mv),输出为低电平。得到如下表所示的真值表。
A | B | V0 |
---|---|---|
0 | 0 | 1 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
表1-与非门真值表
图2-与非门仿真结果
(二)、改变MOS管宽长比,改为W=20U,L=1U。根据图3所示结果,可以得到临界条件由750mv升至960mv。
图3-改变宽长比后的仿真结果1
(三)、改变MOS管宽长比为,改为W=1u,L=1u。根据图4所示结果,可以得到临界条件由750mv降至560mv。
图4-改变宽长比后的仿真结果2
(四)、结论
MOS管的宽长比越大,MOS管的饱和电流就越大,等效电阻就越低。
七、 实验过程中的收获和体会
通过本次集成电路课程设计,我收获良多。对于MOS管的原理,与非门的原理有了更加深刻的理解,初步掌握了HSPICE仿真软件的使用和网表文件的编写,了解了MOS管宽长比对元件性能的影响。
本文来自博客园,作者:、晚风、,转载请注明原文链接:https://www.cnblogs.com/xgcl/p/14782962.html
【推荐】国内首个AI IDE,深度理解中文开发场景,立即下载体验Trae
【推荐】编程新体验,更懂你的AI,立即体验豆包MarsCode编程助手
【推荐】抖音旗下AI助手豆包,你的智能百科全书,全免费不限次数
【推荐】轻量又高性能的 SSH 工具 IShell:AI 加持,快人一步
· go语言实现终端里的倒计时
· 如何编写易于单元测试的代码
· 10年+ .NET Coder 心语,封装的思维:从隐藏、稳定开始理解其本质意义
· .NET Core 中如何实现缓存的预热?
· 从 HTTP 原因短语缺失研究 HTTP/2 和 HTTP/3 的设计差异
· 分享一个免费、快速、无限量使用的满血 DeepSeek R1 模型,支持深度思考和联网搜索!
· 基于 Docker 搭建 FRP 内网穿透开源项目(很简单哒)
· ollama系列1:轻松3步本地部署deepseek,普通电脑可用
· 按钮权限的设计及实现
· 【杂谈】分布式事务——高大上的无用知识?