2018年7月29日
RTL基本知识：逻辑强度模型(Logic Strength Model)
摘要： 本文主要介绍HDL语言中常用的逻辑强度模型,并且以Verilog示例为主,最后介绍VHDL中常用的各种逻辑值系统.Verilog中提供了大量的模型用于模拟具体的硬件电路,例如and,or,nmos等,同时为了更加精确的模拟具体的电路信号强弱变化情况、信号的传输、充放电等行为,依据信号的逻辑强度模型, 阅读全文
posted @ 2018-07-29 11:16 魏老师说IC 阅读(3939) 评论(0) 推荐(0) 编辑