2018年5月31日
RTL基本知识：编译命令指定隐性线网类型
摘要： 在Verilog中，对于未指定线网类型的隐性线网默认的类型为wire，如果没有对线网进行上拉或者下拉操作，那么其状态为高阻态，即“Z”。对于特定设计在后端实现时会对相应的端口进行上下拉操作，为了保持这种特性，除了显示声明线网类型为tri0或者tri1等外，还可以通过编译命令实现端口上下拉。本文将对通 阅读全文
posted @ 2018-05-31 21:18 魏老师说IC 阅读(2121) 评论(0) 推荐(0) 编辑