2018年5月30日
RTL基本知识：线网的隐性声明
摘要： 线网(net)作为Verilog语言中两种主要数据类型之一(变量数据类型和线网数据类型),主要用来模拟数字设计中连接多个不同模块或者模型的物理连线,因此线网是不存储数据的(除了trireg类型),仿真时线网上显示的数据由驱动该线网的驱动源决定的。如果线网没有被有效驱动,那么其上表现出来的数据是高阻态 阅读全文
posted @ 2018-05-30 22:37 魏老师说IC 阅读(388) 评论(0) 推荐(0) 编辑