2018年5月28日
RTL基本知识：task和function
摘要： 在使用Verilog进行设计的过程中，使用task和function在同一个module中多次调用，充分提高了代码的复用性，有效增强设计的可维护性和复用性，可以避免不同模块间代码复制导致的不必要的错误。本文主要探讨task和function的使用以及两者之间的异同点。 1 task 定义不能出现在过 阅读全文
posted @ 2018-05-28 22:47 魏老师说IC 阅读(1302) 评论(0) 推荐(0) 编辑