2018年5月24日
RTL基本知识：如何正确在敏感信号列表中包含function中的信号
摘要： 在使用Verilog建模组合逻辑时，经常会使用“@*”的方式实现将进程中素有输入信号隐含加入到敏感信号列表中。但是如果该进程中包含对函数的引用时，尽管使用“@*”，综合前后的仿真结果还是有出现不一致的情况。本文将对此进行示例说明。 1 问题示例 Verilog中可以在always后使用“@*”来代替 阅读全文
posted @ 2018-05-24 21:20 魏老师说IC 阅读(360) 评论(0) 推荐(0) 编辑