关于Verilog 中的for语句的探讨
摘要:
在C语言中,经常用到for循环语句,但在硬件描述语言中for语句的使用较C语言等软件描述语言有较大的区别。 在Verilog中除了在Testbench(仿真测试激励)中使用for循环语句外,在Testbench中for语句在生成激励信号等方面使用较普遍,但在RTL级编码中却很少使用for循环语句... 阅读全文
posted @ 2015-05-21 21:50 elegang 阅读(43157) 评论(1) 推荐(0) 编辑