会员
周边
捐助
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
万能的小黑呀!!!
博客园
首页
新随笔
联系
订阅
管理
上一页
1
···
3
4
5
6
7
8
9
10
11
···
15
下一页
2021年3月10日
整数倍与非整数倍位宽转换电路
摘要: 以下内容摘自:《正点原子逻辑设计指南》 一、整数倍位宽转换简介 位宽转换在项目开发中会经常用到,比如两个模块对接,一个模块是 8bi...
阅读全文
posted @ 2021-03-10 19:58 耐心的小黑
阅读(262)
评论(0)
推荐(0)
编辑
二进制与格雷码互相转换
摘要: 一、格雷码简介 格雷码是一个叫弗兰克*格雷的人在 1953 年发明的,最初用于通信。格雷码是一种循环二进制码或者叫作反射二进制码。格...
阅读全文
posted @ 2021-03-10 19:44 耐心的小黑
阅读(1664)
评论(0)
推荐(0)
编辑
2021年3月9日
手写异步FIFO
摘要: 以下内容摘自:《正点原子逻辑设计指南》 一、异步FIFO简介 异步 FIFO 有两个时钟信号,读和写接口分别采用不同时钟,这两个时钟...
阅读全文
posted @ 2021-03-09 17:53 耐心的小黑
阅读(193)
评论(0)
推荐(0)
编辑
手写同步FIFO
摘要: 以下内容摘自:《正点原子逻辑设计指南》 一、 FIFO简介 FIFO 是一种先进先出的数据缓存器,在逻辑设计里面用的非常多,FIFO...
阅读全文
posted @ 2021-03-09 12:33 耐心的小黑
阅读(269)
评论(0)
推荐(0)
编辑
组合逻辑毛刺消除(竞争冒险)
摘要: 一、毛刺产生的原因 信号在 IC/FPGA 器件中通过逻辑单元连线时,是存在延时的。延时的大小不仅和连线的长短和逻辑单元的数目有关,...
阅读全文
posted @ 2021-03-09 09:43 耐心的小黑
阅读(633)
评论(0)
推荐(0)
编辑
2021年3月8日
跨时钟域同步1---亚稳态的产生和解决方案
摘要: 以下内容参考自:《正点原子逻辑设计指南》 逻辑设计中一般存在多个时钟,那么信号在多个时钟之间如何切换呢?这个就涉及到了异步电路设计,...
阅读全文
posted @ 2021-03-08 21:51 耐心的小黑
阅读(791)
评论(0)
推荐(0)
编辑
2021年3月7日
手写RAM(单端口、伪双端口、真双端口)
摘要: 一、单端口RAM 单端口 RAM 指的是只有一个读写口,就是只有一组数据线和地址线,就是读和写都是通过这个口来访问 RAM,但是同一...
阅读全文
posted @ 2021-03-07 11:13 耐心的小黑
阅读(861)
评论(0)
推荐(0)
编辑
2021年3月6日
复位电路设计(异步复位、同步释放)
摘要: 以下内容摘自正点原子的:《逻辑设计开发指南》 复位电路是数字逻辑设计中非常常用的电路,不管是 FPGA 还是 ASIC 设计,都会涉...
阅读全文
posted @ 2021-03-06 22:55 耐心的小黑
阅读(696)
评论(0)
推荐(0)
编辑
边沿检测电路设计
摘要: 一、RTL代码 module edge_detect( input clk , // system clock ...
阅读全文
posted @ 2021-03-06 19:27 耐心的小黑
阅读(77)
评论(0)
推荐(0)
编辑
ZYNQ PS简介
摘要: ZYNQ 实际上是一个以处理器为核心的系统,PL 只是它的一个外设。Zynq-7000 系列的亮点在于它包含了完整的 ARM 处理器...
阅读全文
posted @ 2021-03-06 12:33 耐心的小黑
阅读(449)
评论(0)
推荐(0)
编辑
上一页
1
···
3
4
5
6
7
8
9
10
11
···
15
下一页
公告