会员
周边
捐助
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
万能的小黑呀!!!
博客园
首页
新随笔
联系
订阅
管理
2021年11月22日
Verilog RTL 级低功耗设计
摘要: 下表显示了在数字设计的各个层次上可减少功耗的百分比。RTL 级之后,功耗的减少量已经非常有限。 作为一个编写 Verilog 的伪...
阅读全文
posted @ 2021-11-22 10:52 耐心的小黑
阅读(364)
评论(0)
推荐(0)
编辑
公告