2021年4月20日
FPGA 中差分时钟的使用
摘要： 一、前言 很多FPGA的板载时钟（板载晶振提供）不是普通的单端时钟信号，而是差分时钟信号，比如我正在使用的genesys2开发板。 ... 阅读全文
posted @ 2021-04-20 17:25 耐心的小黑 阅读(2020) 评论(0) 推荐(0) 编辑
Vivado报错：[DRC REQP-1712] Input clock driver: Unsupported PLLE2_ADV connectivity.
摘要： 一、报错内容 [DRC REQP-1712] Input clock driver: Unsupported PLLE2_ADV c... 阅读全文
posted @ 2021-04-20 16:04 耐心的小黑 阅读(1009) 评论(0) 推荐(0) 编辑