2020年9月29日
verilog 实现8位无符号乘法器
摘要： 一、移位相加乘法器—串行形式 1、RTL代码 module unsigned_mul_1 #( paramet... 阅读全文
posted @ 2020-09-29 21:51 耐心的小黑 阅读(753) 评论(0) 推荐(0) 编辑