2020年9月28日
verilog 实现9位有符号乘法器
摘要： 一、移位相加乘法器 移位相加的原理 从被乘数的最低位开始判断，若为1，则乘数左移i(i=0,1(width-1))位后，与上一次和进... 阅读全文
posted @ 2020-09-28 09:31 耐心的小黑 阅读(889) 评论(0) 推荐(0) 编辑