摘要：
一、基本概念 wire型数据常用来表示以assign关键字指定的组合逻辑信号，模块的输入输出端口类型都默认为wire型，wire相当... 阅读全文
摘要：
一、前言 verilog通常可以使用三种不同的方式描述模块实现的逻辑功能： 结构化描述方式： 是使用实例化低层次模块的方法，即调用... 阅读全文
摘要：
一、知识点 所有的initial语句内的语句构成了一个initial块。 initial块从仿真0时刻开始执行，在整个仿真过程中... 阅读全文
摘要：
一、阻塞赋值 阻塞赋值，顾名思义，即在一个always块中，后面的语句会受到前语句的影响，具体来说，在同一个always中，一条阻塞... 阅读全文