03 2021 档案

RISC-V GCC工具链介绍
摘要：一、RISC-V GCC工具链种类 RISC-V GCC工具链与普通的GCC工具链基本相同，用户可以遵照开源的riscv-gnu-t... 阅读全文
posted @ 2021-03-31 13:05 耐心的小黑 阅读(4453) 评论(0) 推荐(0)
FPGA丨图像二值化
摘要：一、二值化图像介绍 二值图像（Binary Image）是指将图像上的每一个像素只有两种可能的取值或灰度等级状态，人们经常用黑白、B... 阅读全文
posted @ 2021-03-29 11:51 耐心的小黑 阅读(386) 评论(0) 推荐(0)
FPGA丨Sobel边沿检测算法实现
摘要：参考：小梅哥的《FPGA系统设计与验证实战指南》 一、算法介绍 Sobel 算法是像素图像边缘检测中最重要的算子之一，在机器学习、数... 阅读全文
posted @ 2021-03-28 14:53 耐心的小黑 阅读(332) 评论(0) 推荐(0)
FPGA丨高斯滤波算法实现
摘要：参考：小梅哥的《FPGA系统设计与验证实战指南》 一、算法介绍 高斯滤波是一种线性平滑滤波，适用于消除高斯噪声，广泛应用于图像处理的... 阅读全文
posted @ 2021-03-28 11:58 耐心的小黑 阅读(694) 评论(0) 推荐(0)
FPGA丨均值滤波算法实现
摘要：参考：小梅哥的《FPGA系统设计与验证实战指南》 一、算法介绍 均值滤波是典型的线性滤波算法，它是指在图像上对目标像素给一个模板，该... 阅读全文
posted @ 2021-03-28 10:43 耐心的小黑 阅读(466) 评论(0) 推荐(0)
FPGA丨中值滤波算法实现
摘要：参考：小梅哥的《FPGA系统设计与验证实战指南》 一、算法介绍 中值滤波法是一种非线性平滑技术，它将每一像素点的灰度值设置为该点某邻... 阅读全文
posted @ 2021-03-28 09:33 耐心的小黑 阅读(777) 评论(0) 推荐(0)
FPGA丨RGB转Ycbcr算法实现
摘要：参考：小梅哥的《FPGA系统设计与验证实战指南》 一、色彩空间介绍 Gray 图像：灰度（gray）图像就是我们常说的黑白图像，由黑... 阅读全文
posted @ 2021-03-27 20:56 耐心的小黑 阅读(716) 评论(0) 推荐(0)
FPGA丨设计行缓存(linebuffer)生成像素矩阵
摘要：一、行缓存介绍 一幅图像是由一个个像素点构成的，对于一幅480*272大小的图片来说，其宽度是480，高度是272。在使用FPGA进... 阅读全文
posted @ 2021-03-27 19:07 耐心的小黑 阅读(1145) 评论(0) 推荐(0)
verilog generate语法总结
摘要：一、语法介绍 generate语句允许细化时间（Elaboration-time）的选取或者某些语句的重复。这些语句可以包括模块实例... 阅读全文
posted @ 2021-03-27 12:18 耐心的小黑 阅读(1476) 评论(0) 推荐(0)
设置伪路径
摘要：1、什么是伪路径？为什么要去除伪路径？ 伪路径就是存在，但是不起作用的路径，因此没有必要对它进行时序分析。 移除无效的时序路径... 阅读全文
posted @ 2021-03-13 21:06 耐心的小黑 阅读(250) 评论(0) 推荐(0)
多周期路径约束
摘要：一、什么时候需要用到多周期约束？ Vivado、TimeQuest等时序引擎默认是按照单周期关系分析数据关系的，即数据在发起沿发送，... 阅读全文
posted @ 2021-03-13 20:35 耐心的小黑 阅读(384) 评论(0) 推荐(0)
虚拟时钟（Virtual Clock）
摘要：关于为何需要设置虚拟时钟，可以参考下面这篇文章： 在接口时序约束中为什么设置虚拟时钟（virtual clock）? 1、用于输入延... 阅读全文
posted @ 2021-03-13 19:51 耐心的小黑 阅读(1853) 评论(0) 推荐(0)
输入延时（Input Delay）与输出延时（Output Delay）
摘要：一、设置输入延时（Input Delay） 1、不同的路径需要使用不同的约束 2、输入延时的定义 由下图可以看出Input Del... 阅读全文
posted @ 2021-03-13 19:01 耐心的小黑 阅读(3825) 评论(0) 推荐(0)
创建基本的时钟周期约束
摘要：1、Organizing Your Constraints Xilinx建议将时序约束和物理约束分别存放在不同的XDC文件中！ 2... 阅读全文
posted @ 2021-03-12 14:29 耐心的小黑 阅读(280) 评论(0) 推荐(0)
数据传输模型（建立时间与保持时间）
摘要：关于建立时间和保持时间的详细介绍以及相关例题可以参考以下文章：Verilog 建立时间和保持时间。 在介绍数据传输模型之前必须... 阅读全文
posted @ 2021-03-11 14:10 耐心的小黑 阅读(519) 评论(0) 推荐(0)
非整数倍的位宽转换电路
摘要：以下内容摘自：《正点原子逻辑设计指南》 非整数倍的位宽转换与整数倍相比会稍微复杂一些。非整数倍的位宽转换指的是 1.5 倍位宽转换或... 阅读全文
posted @ 2021-03-10 20:20 耐心的小黑 阅读(172) 评论(0) 推荐(0)
整数倍与非整数倍位宽转换电路
摘要：以下内容摘自：《正点原子逻辑设计指南》 一、整数倍位宽转换简介 位宽转换在项目开发中会经常用到，比如两个模块对接，一个模块是 8bi... 阅读全文
posted @ 2021-03-10 19:58 耐心的小黑 阅读(415) 评论(0) 推荐(0)
二进制与格雷码互相转换
摘要：一、格雷码简介 格雷码是一个叫弗兰克*格雷的人在 1953 年发明的，最初用于通信。格雷码是一种循环二进制码或者叫作反射二进制码。格... 阅读全文
posted @ 2021-03-10 19:44 耐心的小黑 阅读(2058) 评论(0) 推荐(0)
手写异步FIFO
摘要：以下内容摘自：《正点原子逻辑设计指南》 一、异步FIFO简介 异步 FIFO 有两个时钟信号，读和写接口分别采用不同时钟，这两个时钟... 阅读全文
posted @ 2021-03-09 17:53 耐心的小黑 阅读(249) 评论(0) 推荐(0)
手写同步FIFO
摘要：以下内容摘自：《正点原子逻辑设计指南》 一、 FIFO简介 FIFO 是一种先进先出的数据缓存器，在逻辑设计里面用的非常多，FIFO... 阅读全文
posted @ 2021-03-09 12:33 耐心的小黑 阅读(407) 评论(0) 推荐(0)
组合逻辑毛刺消除(竞争冒险)
摘要：一、毛刺产生的原因 信号在 IC/FPGA 器件中通过逻辑单元连线时，是存在延时的。延时的大小不仅和连线的长短和逻辑单元的数目有关，... 阅读全文
posted @ 2021-03-09 09:43 耐心的小黑 阅读(904) 评论(0) 推荐(0)
跨时钟域同步1---亚稳态的产生和解决方案
摘要：以下内容参考自：《正点原子逻辑设计指南》 逻辑设计中一般存在多个时钟，那么信号在多个时钟之间如何切换呢？这个就涉及到了异步电路设计，... 阅读全文
posted @ 2021-03-08 21:51 耐心的小黑 阅读(1016) 评论(0) 推荐(0)
手写RAM（单端口、伪双端口、真双端口）
摘要：一、单端口RAM 单端口 RAM 指的是只有一个读写口，就是只有一组数据线和地址线，就是读和写都是通过这个口来访问 RAM，但是同一... 阅读全文
posted @ 2021-03-07 11:13 耐心的小黑 阅读(1242) 评论(0) 推荐(0)
复位电路设计(异步复位、同步释放)
摘要：以下内容摘自正点原子的：《逻辑设计开发指南》 复位电路是数字逻辑设计中非常常用的电路，不管是 FPGA 还是 ASIC 设计，都会涉... 阅读全文
posted @ 2021-03-06 22:55 耐心的小黑 阅读(1035) 评论(0) 推荐(0)
边沿检测电路设计
摘要：一、RTL代码 module edge_detect( input clk , // system clock ... 阅读全文
posted @ 2021-03-06 19:27 耐心的小黑 阅读(124) 评论(0) 推荐(0)
ZYNQ PS简介
摘要：ZYNQ 实际上是一个以处理器为核心的系统，PL 只是它的一个外设。Zynq-7000 系列的亮点在于它包含了完整的 ARM 处理器... 阅读全文
posted @ 2021-03-06 12:33 耐心的小黑 阅读(570) 评论(0) 推荐(0)
Xilinx ZYNQ简介
摘要：ZYNQ 是赛灵思公司（Xilinx）推出的新一代全可编程片上系统（APSoC），它将处理器的软件可编程性与 FPGA 的硬件可编程... 阅读全文
posted @ 2021-03-06 09:41 耐心的小黑 阅读(786) 评论(0) 推荐(0)
一文认识PYNQ
摘要：以下内容摘自正点原子的：《领航者 ZYNQ 之 PYNQ 开发指南》 PYNQ 可以认为是 Python+ZYNQ，但不是简单的相加... 阅读全文
posted @ 2021-03-06 09:09 耐心的小黑 阅读(862) 评论(0) 推荐(0)
一文了解Vivado HLS
摘要：以下内容摘自正点原子的：《领航者 ZYNQ 之 HLS 开发指南》 为了尽快把新产品推向市场，数字系统的设计者需要考虑如何加速设计开... 阅读全文
posted @ 2021-03-05 20:52 耐心的小黑 阅读(1166) 评论(0) 推荐(0)