EazyChange - 博客园

摘要：关于链表的环长，环起点等换在另一篇来写。阅读全文

posted @ 2016-02-13 23:48 EazyChange 阅读(340) 评论(0) 推荐(0) 编辑

摘要： 1.执行下述程序的输出结果是： #include char b[]="ABCDEF"; main() { char *bp; for (bp=b;*bp;bp+=2) printf("%s",bp); printf("\n"); } 结果是：ABCDEFCDEFEF。这道题考基础。b[]是个数组，阅读全文

posted @ 2016-02-10 10:10 EazyChange 阅读(406) 评论(0) 推荐(0) 编辑

链表（C语言实现）

摘要：这段代码，注释很完整了，相信我多年之后看还能快速明白主旨。不过有个问题，我习惯把断电设在return 0；或者system（“pause”）处，先看看结果：但是一旦继续程序就挂了：以前也遇到过，不过经验不足没有解决。问题肯定是处在MakeEmpty上。改成如上形式。开始时如果把head赋给p 阅读全文

posted @ 2016-02-06 22:09 EazyChange 阅读(274) 评论(0) 推荐(1) 编辑

c++类模板之间友元函数调用

摘要： 1 #include 2 #include 3 4 using namespace std; 5 6 template class BTree; 7 8 /***************************节点类模板*********************************/... 阅读全文

posted @ 2015-11-23 22:05 EazyChange 阅读(1601) 评论(0) 推荐(0) 编辑

c语言的指针

摘要：从c#等高级语言转到c语言有一段时间了，感觉c的指针真是高深莫测。用好的话，效率很高，很屌！！！本人还真是无聊，先把c的东西都封成了matlab的模样。对于二维数组那首当其冲了。总不能一直double matrix[100][100]吧，静态分配太消耗内存了，而且有些时候编译不过去。所以来不定长的二... 阅读全文

posted @ 2015-10-02 17:05 EazyChange 阅读(365) 评论(0) 推荐(0) 编辑

傻瓜的SPI的通信

摘要：这两天一直在搞spi通信，我坚持没看任何参考例程，凭借自己的理解，闭门造车，编出来一段代码，实现spi功能，并仿真一小下。`timescale 1 ps/ 1 psmodule try(input clk,input rst,output [7:0]data);//reg f_clk;reg fla... 阅读全文

posted @ 2015-05-29 22:29 EazyChange 阅读(268) 评论(0) 推荐(0) 编辑

verilog非阻塞的理解

摘要：阻塞赋值(=)：我们先做下面定义：RHS—赋值等号右边的表达式，LHS—赋值等号左边的表达式。在串行语句块中，阻塞赋值语句按照它们在块中的排列顺序依次执行，即前一条语句没有完成赋值之前，后面的语句不可能被执行，换言之，后面的语句被阻塞了。阻塞赋值的执行可以认为只有一个步骤的操作，即计算RHS并更... 阅读全文

posted @ 2015-04-15 14:33 EazyChange 阅读(487) 评论(0) 推荐(0) 编辑

modelsim仿真教训

摘要： modelsim仿真的成功关键在于——局部变量的初始化。对于最重要的clk，在initial里，clk=0，然后forever #2 clk=~clk；可以产生时钟信号。在编写verilog文件时，就要使用RST，使得每次按下RST时就将所有非输出输入变量变为0或者初始化值。在testbench里有... 阅读全文

posted @ 2015-04-14 22:48 EazyChange 阅读(463) 评论(0) 推荐(0) 编辑

Fpga的小想法

摘要：今天编vga，对fpga又有些理解。并行的意思，就是我在一个时钟模块下做自己的事，你可以根据事来抽样，判断或者其他行为。但是不要改变我的工作，如果改变我就把值付给其他值，然后改变。vga就是我不断产生行和列扫描，然后我根据行和列的状态判断是否在数据有限时刻，然后输入数据。阅读全文

posted @ 2015-04-08 00:12 EazyChange 阅读(123) 评论(0) 推荐(0) 编辑

简单按键防抖

摘要： module DS(input CLK,input [3:0] key,output reg[3:0] led);reg[3:0] key_r;wire[3:0] key_p;always @ (posedge CLK)begin key_r<={key[3],key[2],key[1],key... 阅读全文

posted @ 2015-04-07 21:23 EazyChange 阅读(1346) 评论(0) 推荐(0) 编辑

导航

2016年2月13日

2016年2月10日

2016年2月6日

2015年11月23日

2015年10月2日

2015年5月29日

2015年4月15日

2015年4月14日

2015年4月8日

2015年4月7日