RISC-V处理器研发

RISC-V处理器研发

国产RISC-V处理器默默布局，已出货20亿颗，ARM最大对手正在崛起

不知道有没有人还记得马云当初创办的达摩院，好像最近几年网上没有太多消息了，但这毕竟是为了探索前沿科技而存在的，而且包括研究芯片技术，注册了平头哥的商标，毕竟阿里旗下可是动物园。

在2019年7月25日，平头哥发布了首个玄铁芯片，玄铁910，玄铁910有25个核心，主频高达2.5GHz，性能领先业界主流芯片40%，最为关键的是，这是一款基于RISC-V指令集的处理器，不过在玄铁910发布之后，似乎就没有了信息，大部分网友以为多半是凉了。

在2021年又有了玄铁910跑安卓系统的消息，玄铁910跑安卓系统依旧很流畅，很多人不理解，但这是有很重要意义的，ARM和安卓的关系就如同X86和Windows的关系，但远不止于此。

截止到目前平头哥的玄铁芯片出货量已经达到了20亿颗，玄铁CPU还获得浙江省发明一等奖，被许多家芯片商所采用，如全志科技、紫光展锐、纳思达、杭州国芯、卓胜微等200多家公司，可以说应用非常广泛，为何会感知不到呢？

首先这款芯片是基于RISC-V指令集，专门瞄准的是嵌入式领域，如手机周边、智能家电、汽车电子、工业控制、智能电网金融等领域，玄铁不是自主出货，而是把核心授权给其他厂商，有些类似于ARM的方式，其他芯片商基于玄铁核心进行芯片的设计或者是打包封装。

从目前来看，RISC-V还很年轻，但未来潜力却很大，甚至会取代ARM成为世界上第三个受欢迎的指令集，为什么这么说呢？

首先RISC-V是一款开源指令集，任何厂商都可以免费使用，RISC-V允许用于商业用途，第二RISC-V拥有非常灵活的模块化设计，既可以用于嵌入式领域又可以用于高性能计算领域，基础指令集数量非常少，允许后续添加，非常的轻量化，这种开源不会造成像MIPS碎片化问题。

RISC-V就像是硬件界的Linux，在物联网领域，对于ARM来说，虽然在智能手机领域成为王者，但物联网领域就是还是有些吃力的，物联网是一种分布式的操作系统，多平台多终端，但ARM不够灵活而且太过臃肿。

RISC-V成员已经有上百个了，包括像英特尔、英伟达、AMD、IBM、谷歌、索尼这样的国外大厂、英特尔准备花20亿美元、约合人民币127亿收购了SiFive，X86指令集的巨头英特尔都开始在布局RISC-V了。

RISC-V对于国产芯片商意义更为重大，ARM授权一方面要钱一方面也会受到限制，英伟达计划收购ARM，高通同样也表现出了类似想法，使得ARM或很难在保证中立性。

国内除了阿里外，紫光、中兴、华为也都打造RISC-V指令集的芯片，华为鸿蒙是一种物联网操作系统，RISC-V是物联网而生的芯片指令集架构，所以两者搭配还是很配的。

RISC-V真的能取代ARM吗？RISC-V却非常有可能成长为一个新指令集巨头，就像是智能手机时代来临X86无法适应一样，让ARM做大，而RISC-V明显更适应物联网生态，同样可以用于高性能计算，很有可能成为物联网时代的指令集霸主。

国产RISC-V处理器“香山”，将于7月流片

2021年6月23日，首届RISC-V中国峰会在上海科技大学举办，中科院计算所发布了国产开源高性能RISC-V处理器核心——香山。目前CPU领域还没有一个像Linux那样的开源主线，因此研发团队判断业界需要一个开源的高性能RISC-V核，既能被工业界广泛应用，又能支持学术界试验的创新想法；希望“香山”能够像Linux那样至少存活30年。

香山是在中科院计算所、鹏城实验室的支持下，通过中国开放指令生态（RISC-V）联盟联合业界企业一起开发一款开源高性能RISC-V处理器核。香山核心以“湖”来命名其架构代号，第一版架构代号是“雁栖湖”。

“雁栖湖”频率为1.3GHz，计划于7月基于台积电28nm工艺流片；第二版架构代号是“南湖”，目标频率是2GHz，计划在2021年底流片，将采用中芯国际 14nm工艺，目标频率是2GHz。

从性能参数来看，“雁栖湖”架构是一个11级流水、6发射、4个访存部件的乱序处理器核，在发射宽度上已经可以和一些ARM高端处理器核相当，但还未进行充分优化，实际性能还有不小的差距。“雁栖湖”SEPC2006性能得分大约为7/Ghz，香山第一代架构主要对标ARM的A72或A73。

目前香山正在进行下一代架构“南湖”的开发，性能与第一代相比有大幅度提升，“南湖”的目标是SEPC2006达到10/Ghz，接近i9-10900K的11.08/GHz，支持双通道 DDR 内存以及PCIe、USB、HDMI等更多功能。

希望通过持续迭代优化，让香山处理器性能达到ARM A76的水平。

香山处理器是完全开源的RISC-V处理器，核心的研发得到了北京智源人工智能研究院及北京微核芯公司资深专家的支持。在第二期的规划中，字节跳动、ESWIN、优矽科技等也作为合作企业参与其中。

香山处理器项目经过了一年多的准备工作，建立团队并申请经费。2020年6月11日，香山在GitHub上建立了代码仓库。团队在1年的时间里，共有25位同学和老师参与了香山的开发，提交了3296次代码，总行数5万余行，具有400多个文档。

RISC-V处理器香山跑通了Linux，这意味着在软硬件等层面都已经达到了一个可以应用的层级，包括在第二期有企业开始介入，是一个不错的现象。现在行业内热衷于处理器开发，尤其是对于通用性处理器，软件和生态系统方面仍然是最大的短板，应该要进一步加强；只有在强大生态的基础上，相关的应用才能更好落地。

沁恒RISC-V全栈MCU

沁恒已在MCU领域积累了丰富的经验，利用自身多年的芯片设计技术优势，垂直整合了RISC-V架构芯片设计产业链，完成了从芯片内核到外设资源、从开发软件到相关配套工具的自主研发，形成了丰富的RISC-V应用生态。

　　提到RISC-V，想必大家都不陌生。作为一种全新的开放处理器指令集架构，RISC-V自2010年诞生以来，就受到了包括谷歌、IBM等在内的众多企业，以及剑桥大学、中国科学院等在内的知名学府与研究机构的关注和参与。

　　随着AIoT时代的到来，智能化应用场景与万物互联的生态催生出了巨大的芯片市场，使得全球对RISC-V架构的关注度不断升温。特别是在中国芯片核心技术被“卡脖子”之后，RISC-V更被视作国产芯“自主可控”的发展契机。

　　在此背景下，国内已有不少企业和机构正在积极拥抱RISC-V，并取得了不错的成绩，南京沁恒微电子股份有限公司（以下简称“沁恒”）就是其中之一。

　　立足自主可控，助力国产MCU逆势突围

　　要知道，芯片是信息技术产业链中的重要基石，也是我国落后于国际水平的技术领域之一。RISC-V这一被称为“国产芯片希望”的架构，被国内厂商寄予了极大的期望。

　　近几年国家政策进一步向半导体产业倾斜，是希望国内半导体厂商能够解决集成电路“卡脖子”的问题。沁恒将会与同行一起，共同推动国内半导体行业的发展。

　　据悉，沁恒成立于2004年，一家通讯接口芯片和全栈MCU芯片厂商，全球首家自研RISC-V内核并用于自家通用MCU+产品中的芯片设计公司。沁恒专注于连接技术和MCU内核研究，目前主要产品包括以太网、蓝牙无线网络、USB和PCI类等接口芯片，及集成上述接口的全栈MCU+单片机。这些产品广泛应用于计算机周边、手机周边、工业控制、物联网等领域。经过多年的技术积累和市场开拓，沁恒早已为助力中国RISC-V产业的发展做好了充分的准备。

　　例如，沁恒基于自研RISC-V内核设计推出的32位互联型微控制器CH32V305/7系列，包括核心处理器IP和专业通讯IP全部自研，处理器为自研RISC-V架构青稞V4F，通讯IP包括内置了480Mbps的高速USB收发器和以太网收发器，无需外部PHY，是真正意义上的SOC。

　　沁恒首款RISC-V架构通用MCU-CH32V103系列同样值得一提。作为长久以来对RISC-V架构关注和研究的成果，青稞V3A微处理器支持RV32IMAC指令子集，内嵌了PFIC中断控制器，可提供硬件加速中断进出栈模式、快速中断通道（硬件获取中断源）等设计，加快了中断服务函数响应。

CH32V103系列32位通用MCU特性包括：单周期乘法和硬件除法、7通道DMA控制器、16路12位ADC+TouchKey、2*SPI/2*I2C/3*USART、USB2.0全速主机从机接口，以及2.7V-5.5V宽电压供电等。

赋能芯片架构创新，RISC-V将是大势所趋

　　RISC-V最大的优势就是开源和免费。开发者可以针对特定应用场景，如近期火热的AIoT市场，设计出AIoT芯片架构； RISC-V可以帮助开发者低成本完成CPU设计，将芯片设计门槛大大降低。

　　RISC-V还具有精简、灵活、模块化、可配置、“没有历史包袱”等诸多优势。RISC-V指令集架构具备开放性特点，任何人、组织、公司均可自由用于商业或非商业用途；RISC-V架构十分简洁，32或64位基础指令不超过60条，加上扩展指令只有一百多条，总结和吸取了历史上诸多处理器架构的精华；在扩展性方面，RISC-V用户可根据产品特性扩展自定义指令增加产品差异化和竞争力。

　　对于设计人员而言，RISC-V是一种专为高速和低功耗而设计的简化架构。基于RISC-V的芯片，不仅适用于学术界，也非常适合商业应用。

　　根据市场调研机构Semico Research发布的数据显示，预计到2025年，采用RISC-V架构的芯片数量将增至624亿颗；预计2018-2025年，RISC-V CPU内核的复合增长率（CAGR）将达146%，这些芯片将主要应用在计算机、消费电子、通信、交通和工业等领域。未来RISC-V的市场潜力巨大，且MCU赛道会更加多元，这一趋势必将给国内自主可控处理器带来更多新的机遇。

　　在国产化背景下，越来越多的公司愿意尝试使用国产芯片，国产芯片的曝光率也越来越高，毫无疑问，这对国产芯片厂家是一种积极的信号，同时也是一种挑战。

　　“面对这样的机遇与挑战，沁恒始终以技术为导向，通过软件和硬件之间的无缝连接和协作、相互渗透和转化，提供给客户专业及高性价比的产品及应用方案。沁恒始终坚信，以专业的态度、严苛的标准要求自己，才能做出更易用的产品，让客户用的更省心。”沁恒表示。

　　沁恒早在2017年就开始关注并研究RISC-V指令集了，通过结合特色专业接口，推出了系列自研RISC-V内核MCU+产品。沁恒从USB3.0、千兆以太网等高速接口的数据实时处理需求出发，设计并提出了基于RISC-V架构的快速可编程中断控制器（FPIC，Fast-Programmable interrupt controller）。

　　相较于传统RISC-V中断控制器PLIC，采用沁恒设计的FPIC中断控制器，不仅可以避免集中式管理的耗时方式，同时还可实现单个模式下的中断抢占功能；而中断跳转向量表，可以存放绝对地址，解决JAL寻址范围受限问题；采用HPE（Hardware Prologue/Epilogue）硬件压栈，可显著提高中断效率；VTF（Vector Table Free）免表技术，可以进一步提升中断响应效率。

已量产的自研RISC-V微处理器包括：青稞V3、青稞V4和批量量产的基于以上微处理器的MCU：通用互联型赤菟V307，赤菟V103，低功耗蓝牙MCU：的卢CH582、的卢CH573，USB3.0超速接口MCU：照夜CH569，通用无线型赤菟V208。沁恒已向客户提供了百款芯片及技术方案，如MCU+USB、MCU+蓝牙、MCU+以太网。

　　完善产品布局，加速推进“全栈”战略

　　更多具有核“芯”产品力的RISC-V全栈MCU，沁恒采取了“三步走”战略：

　　1、通讯IP自研，数字和模拟及射频等全链深度研发和长线规划。

　　沁恒在“一核三接口”即USB、以太网、蓝牙和MCU内核（8-bit RISC、E8051及32-bit RISC-V）等方面深耕多年，主要模块分别逐步实现了全栈自主研发，拥有IP级专业核心技术，通过数字模拟各模块间的深度结合使芯片性能更优、产品层次更全、边际成本更低。

　　目前技术组合可以提供远距离高速通讯接口芯片、内置以太网收发器的MCU、USB3.0高速通讯类单片机、蓝牙无线RF射频类MCU、低功耗MCU、高电压电源管理MCU等。

　　（沁恒在“一核三接口”方面深耕多年）

　　2、内核IP自研，多层次微处理器内核的SOC组合和软硬结合。

　　早期自主研发的8位RISC和E8051及青稞32位RISC-V内核，均已大批量应用，注重应用优化。针对具体应用的特点、匹配合适的微控制器，将部分硬件转为嵌入式软件实现或反之，降低成本并提高灵活性。

　　基于8位RISC实现了极致性价比的专用功能型MCU；基于E8051实现了轻应用型MCU；基于RISC-V实现了通用和高速接口MCU，针对高速通讯发明VTF技术大幅提速中断响应，针对协议栈应用在业内率先扩展字节压缩指令，针对低功耗应用在业内率先扩展WFE指令以加速响应；推出首款自研RISC-V内核的通用MCU，也是首款两线调试接口的RISC-V通用MCU，既大幅提速、还减少I/O资源占用。

　　3、上下互通和跨平台移动互联。

　　沁恒一直专注于通讯协议和接口连接技术，提供多种接口芯片和嵌入了专业接口的特色MCU+。

　　除了芯片设计团队、专攻下位机的硬件和嵌入式软件团队，沁恒还有主攻上位机和服务器及芯云平台的系统和软件团队，协助上下互通、虚拟转化、跨平台移动互联和应用平移，提供Windows、Linux、Mac、Android、iOS、WeChat等多种操作系统或平台的底层内核驱动程序、通讯连接库和APP应用工具，使软件、硬件无缝连接和协作，助力单机设备转为联网设备，提升终端产品附加值，并能向客户提供系统级解决方案。

　　总之，沁恒围绕“一核三接口”推出的产品与技术，给国内自主可控处理器带来了更多可能性。正如沁恒所愿，“坚持正向原创设计，坚持良性的市场化运作，通过提供优质和专业的芯片，协助客户向社会提供更多更好的电子产品。”

沁恒将继续根据技术、应用需求导向和多年的内核自研基因，深耕RISC-V微处理器技术，面向物联网、PC周边、工业控制领域继续优化沁恒全栈MCU技术，推出更多具有核“芯”产品力的RISC-V全栈MCU，助力RISC-V在国内更好的扎根落地。

RISC-V与DSA计算机架构

相信所有和计算机体系结构打过交道的朋友们都看过David Patterson与John Hennessy的煌煌巨作,《计算机体系架构：量化研究方法》。两位在计算机架构领域鼎鼎大名的教授，一个来自加州大学伯克利分校，另一个来自斯坦福。

首先上场的是David Patterson，带来了关于指令集架构（ISA）的回顾以及RISC-V项目的展望。

回顾了ISA的发展史。在计算机发展之初，ROM比起RAM来说更便宜而且更快，所以并不存在片上缓存（cache）这个东西。在那个时候，复杂指令集（CISC）是主流的指令集架构。然而，随着RAM技术的发展，RAM速度越来越快，成本越来越低，在处理器上集成指令缓存成为可能。RISC的出现可谓水到渠成。研究发现计算机执行大多数程序时CISC指令集中绝大多数指令都只在极少的时间才被用到，专门为这些指令设计硬件并不划算。相反，使用精简指令集（RISC）可以大大简化硬件的设计，从而使流水线设计变得简化，同时也让流水线可以运行更快。

重申了评估处理器性能的指标，即程序运行时间。程序运行时间由几个因素决定，即程序指令数，平均指令执行周期数（CPI）以及时钟周期。程序指令数由程序代码，编译器以及ISA决定，CPI由ISA以及微架构决定，时钟周期由微架构以及半导体制造工艺决定。对于RISC，程序指令数较多，但是CPI远好于CISC，因此RISC比CISC更快。

除了CISC和RISC之外，另一种流行（过）的ISA是超长指令字（VLIW）。VLIW把多个操作放在一条指令里，需要一条指令中的多个操作能够并行执行。

VLIW的代表是Intel Itanium（安腾），使用的架构代号是EPIC，开发的合作伙伴是惠普。安腾第一代Merced预期出货日期是1997年，实际出货时期为2001年；第二代McKinley使用180nm工艺，出货时间为2002年；第三代Poulson，也是最近的一代，8核心使用32nm工艺，2012年出货。

VLIW架构遇到了巨大的失败。VLIW的问题，包括分支预测困难，Cache miss无法解决，代码爆炸以及最关键的，编译器过于复杂以至于无法实现。斯坦福的Donald Knuth（计算机科学领域又一位传奇人物）表示，“安腾看上去很棒，但是编译器根本没法写！”

处理器的ISA，已经30多年没有新的CISC ISA出现（Intel x86表面用的是CISC但是内部有硬件把CISC转换成RISC再真正执行）。VLIW在一些嵌入式DSP市场获得应用，但是在其他的市场都没有获得成功。考虑到处理器的数量，目前最主流的通用ISA还是RISC。

回顾完ISA的历史，再来看看目前ISA的生态。这里把ISA和网络，操作系统，数据库，图像标准库作了比较，可以看到网络，操作系统，编译器等等领域都有主流的标准，基于该标准同时有开源免费的版本，以及商用的收费标准。然而，在ISA领域，之前并没有公认的标准，也没有开源免费的ISA，仅有商用的ISA，这让整个ISA领域的生态显得死气沉沉。

RISC-V应运而生。要做开源的ISA，基于x86和ARM都几乎不可能，因为它们都太复杂，而且还存在IP的问题。在2010年夏天，Patterson教授带领团队开始从头开始设计一个干净的ISA。经历了很多年，经过多次流片验证，终于在2014年发布了最终版spec，就是RISC-V（V是第五代的意思）。

RISC-V作为一个开源ISA，首先要满足对ISA的一般要求。首先，必须与现存的主流编程语言和软件兼容。第二，必须有直接硬件实现，不是一个虚拟机。第三，必须有很好的弹性，能满足小至微控制器（MCU）大到超级计算机的需求。第四，能与各种实现方式兼容，包括FPGA，ASIC，全定制CPU，以及未来的其他实现。第四，需要与各种微架构配适，包括有序执行，无序执行，单发射，超标量等等。最后，还需要满足可扩展性（可以作为基础ISA，在特殊用途中加上额外的增强ISA），以及稳定性（不会一直变化，不会突然消失等等）。

除了满足一般的需求外，RISC-V还有特色。首先，很简单，比其他的商用ISA规模都要小很多。第二，很干净，如在用户与特权ISA之间泾渭分明，有非常清晰的界限。另外，RISC-V中没有与微架构或实现方式有关的特性，因此具有普适性。第三，RISC-V是模块化的ISA，基础ISA集很小，但是可以根据用户需求去加载扩展集。最后，RISC-V特别为了可扩展性和专精化做了优化，使用了可变长度的指令编码，有许多空间以供指令集扩展。

RISC-V支撑了一个开源的社区，包含了非盈利基金会以及开源代码库。RISC-V的愿景是未来各种灵活而低价处理器芯片的基础。RISC-V一开始的贡献者包括伯克利和SiFive（一家初创公司），目前在征求各类设计者加入开源社区，需要代码以及其他硬件IP（如PLL，PHY等等）。

总结一下几大使用RISC-V的理由。第一，RISC-V是免费开源架构，无须付费。第二，ISA比起其他ISA来说简单许多，因此验证起来也方便许多。第三，RISC-V很稳定，不用担心突然发生很大变化或者直接就消失。第四，RISC-V可以在各种设计中比起其他ISA更高效，面积、功耗和性能都更好。第五，RISC-V可以作为各种SoC核的基础ISA，而且第六，RISC-V具有很好的扩展性，可以随意按照需求扩展。现在RISC-V的小目标，是成为一种适合各种计算设备的业界标准ISA。

John Hennessy的演讲紧随其后。Hennessy教授的演讲在回顾了摩尔定律的发展之后，一针见血地指出了目前常规处理器演进遇到的瓶颈在于功耗，并且提出了目前处理器的新希望在于Domain Specific Architecture（DSA，即针对应用领域做优化的处理器架构，区别于通用架构）。

Hennessy教授首先回顾了四十年来处理器的高速发展史。四十年间，处理器性能以每年1.4倍的速度指数上升，目前性能相比于四十年前改进了约一百万倍。在处理器架构角度，较大的进步包括位宽（由八位进化到了六十四位），指令级并行度（从最初每条指令需要4-10个时钟周期执行到现在每周期可以同时执行超过4条指令，这是10-20倍的改善），以及多核架构（由单核演化到32核）。从性能角度，时钟频率从3MHz进化到4GHz。这一切都是因为集成电路生产工艺进化为基础的。摩尔定律使得处理器晶体管数持续上升，但是因为晶体管功耗和晶体管面积缩小的速度基本相同，因此在前40年间芯片单位面积的功耗基本不变。

目前，三种技术趋势让传统的通用处理器演进遇到了瓶颈。半导体工艺角度，Dennard Scaling规律结束，芯片功耗急剧上升，同时摩尔定律减缓，晶体管成本不降反升。从架构角度，指令级并行已经到达极限，单核时代已告结束；而Amadahl’s Law提示多核架构的速度提升取决于程序中有多少部分无法并行执行，多核架构目前的速度提升也变得越来越慢。从应用角度，处理器的应用场景从原来的桌面电脑变成了个人移动设备和云端超大规模服务器，这也带来了新的设计约束。

从单核处理器的速度进化趋势也可以印证之前的观点。从上世纪90年代到本世纪前五年，单核处理器的性能以每年50%以上的速度提升，而到了2005年后，但和处理器性能的提升速度降到了每年20%左右。

随着市场份额的变化，处理器的设计需求也发生了变化。能效比正在成为目前最重要的指标。在移动领域，由于电池容量的限制，必须注重能效比。目前，处理器在移动设备中已经成为继屏幕之后能量消耗较大的元件，因此移动设备中处理器能效比是最关键的问题。

在另一个未来处理器较大市场——云端服务器市场，能效比也是最关键的指标。目前数据中心的成本中，散热已经成了较大的成本之一，为了减少成本必须考虑处理器能效比。

半导体工艺进化趋势的变化也很重要。摩尔定律遇到瓶颈是近年来半导体业最深刻的变化。DRAM密度变化在1977-1997年是每年1.46倍，1997-2017年平均密度变化是每年1.34倍，而在过去五年平均密度变化是每年1.1倍。一个更令人惊讶的事实是，DDR4标准DRAM的带宽虽然比DDR3大很多，但是DDR4内存的内部速度实际上比DDR3慢！这在过去半导体产业按摩尔定律蒸蒸日上的时代是难以想象的。

另一个关键的半导体工艺趋势变化是Dennard Scaling不再有效。Dennard Scaling是早期半导体工艺变化的规律，即将晶体管尺寸和电源电压一起变化，单位面积晶体管的总电容上升，但是电源电压在相应变小于是总体的单位面积能量消耗基本保持不变。Dennard Scaling规律从1977年保持到了1997年，在这之后慢慢失效，例如从2007年到2017年（晶体管特征尺寸由45nm缩小到16nm），每块芯片的总能耗变大了3倍。

Dennard Scaling的结束对于传统处理器设计方法来说是一个危机。能量消耗对用户来说越来越重要（无论是对移动设备还是云端服务器），而且处理器散热已经接近了极限。处理器架构必须改善能效比，但是传统通用架构设计方法的能效比已经到极限了。

Dennard Scaling的结束也意味着在能效比约束下，堆核数已经很难增加性能。再增加核数就会导致Dark Silicon，即芯片的许多核会很多时间处于待机状态，从而导致很高的成本（编注：例如目前移动处理器流行的大小核架构，通常同时只会打开高性能大核或者低功耗小核）。所有核打开时，处理器功耗非常大，会导致散热问题。目前22nm工艺制造的较大多核处理器是Intel E7-8890，有24颗核心，运行在2.2GHz，较大功耗为165W。在2021/2022年，假设可以使用11nm工艺，96核心处理器运行在4.9 GHz，在165W功耗的限制下，只能打开54个核心，功耗限制放松到180W可以打开59个核，限制放松到200W可以打开65个核。但是要同时打开96个核，则功耗实在太大，很难实用。

为了提高能效比，一种很有希望的架构是针对应用领域做优化的专用领域处理器架构（DSA）。DSA的优点在于，可以为特定的一类应用（注意不是一种应用，而是一类）做架构优化从而实现更好的能效比。相对于通用（general purpose）处理器，DSA需要设计时考虑专用领域的特殊需求，也需要设计者能对该领域有深入的理解。DSA的例子包括为机器学习设计的神经网络处理器，以及为图像和虚拟现实设计的GPU。DSA设计将会成为处理器架构的新趋势。

Q & A

Q：请问除了之前演讲中提到的以外，还有哪些处理器领域的未来趋势是值得关注的？

A（Patterson）：认为未来之星是深度学习领域的DSA处理器。深度学习的重要性在座的都很清楚。另外，使用更高级的设计描述语言，例如Chisel，来加速设计，也会成为趋势。

Q：摩尔定律的终结对于整个计算机领域的人来说，意味着什么？

A（Hennessy）：The easy ride of software is over. 这意味着软件行业的从业人员未来需要更多对硬件的理解。在之前，软件行业可以不用太关心硬件，只要把程序功能实现，就算现在的硬件不能跑，过一阵新的更强的硬件出现了一定可以跑。现在，软件必须认真考虑如何在硬件上高效执行的问题。会有更多domain-specific编程语言出现，例如CUDA。

Q：如何看待量子计算？

A（Hennessy）：量子计算就是计算机领域的核聚变（观众大笑，“核聚变”的比方是指潜力无穷但是不知道哪一天真的能用上）。目前，量子计算的问题在于规模化，一方面需要制备更多的量子位，另一方面需要在质因数分解之类问题以外找到更多应用。

Q：如何看到FPGA？

A（Hennessy）：FPGA是一个很好的技术。对于对成本不敏感的云端应用，因为FPGA芯片已经规模足够大可以装下一些处理器，因此得到了很多关注。微软在云端大规模部署FPGA，显然是在赌FPGA的可配置性在未来会有很多应用。Google则是把赌注押在了ASIC上（指TPU）。在客户端，FPGA由于功耗过大，目前仍然很难得到大规模应用。

参考链接：

https://baijiahao.baidu.com/s?id=1702680889771331748&wfr=spider&for=pc

https://www.guancha.cn/industry-science/2021_06_24_595643.shtml

http://k.sina.com.cn/article_7511805355_1bfbd0dab001011o25.html

https://www.cnblogs.com/wujianming-110117/p/14433942.html