2015 年 2月 15 日随笔档案 - Wsine

2015年2月15日

摘要： #verilog实现的16位CPU设计------##整体电路图![整体电路图](http://images.cnitblog.com/blog/701997/201502/151420243083962.png)![整体电路图](http://images.cnitblog.com/blog/70... 阅读全文

posted @ 2015-02-15 14:23 Wsine 阅读(15667) 评论(5) 推荐(1) 编辑

verilog实现毫秒计时器

摘要： #verilog实现毫秒计时器----------##整体电路图![整体电路图](http://images.cnitblog.com/blog/701997/201502/151336403232270.png)##实验状态图![实验状态图](http://images.cnitblog.com/... 阅读全文

posted @ 2015-02-15 13:38 Wsine 阅读(4310) 评论(0) 推荐(0) 编辑

verilog实现VGA显示方块屏幕保护

摘要： #verilog实现VGA显示方块屏幕保护----------##输入和输出- 时钟信号 clk- 复位信号 reset- rgb三颜色输出 [2:0] r,g, [1:0] b- 行信号输出 hs- 列信号输出 vs----------##参数设定设定边界，决定改变方向与否```parameter... 阅读全文

posted @ 2015-02-15 11:36 Wsine 阅读(1845) 评论(0) 推荐(1) 编辑

公告