提升SRAM性能的传统方法
随着诸如医疗电子和无线传感节点等应用的兴起,低功耗芯片受到了越来越广泛的关注.这类芯片对性能和功耗要求苛刻.静态随机存储器(SRAM)作为芯片的重要组成部分,大程度上影响着芯片的面积和功耗,因此其功耗的优化成了芯片功耗优化的关键所在。
SRAM单元的数据保持功能是通过背靠背的反相器实现的,因此为了使单元能最稳定地保持数据,每个反相器都要工作在最优的噪声容限下.使单个反相器获得最优噪声容限的传统做法是,先把NMOS和PMOS的沟道长度固定为最小沟道长度，再调整NMOS和PMOS的宽度比(W,WR),从而匹配两者的驱动能力.
图1显示了室温下(25℃),传统尺寸调整方法在不同电压下宽度比的变化趋势.从全局观察,宽度比随电压降低呈增长趋势.同时其增长率在不同工艺角下有明显差别.产生这个趋势的原因在于:PMOS与NMOS驱动能力的差距随电压降低而加大,不同的工艺角又会影响这个差距的数值.最终低电压下PMOS需要付出不同的面积代价去匹配NMOS的驱动能力.室温下最恶劣的宽度比出现在电压为0.2V,工艺角为FNSP的条件下.此时数值为93左右,消耗了大量面积.此外温度对宽度比也有着不可忽略的影响.引入温度因素后,传统的尺寸调整方法会带来如图2所示的变化.随着温度的降低(80℃,25℃,-40℃),尺寸开销加剧.在-40℃和80℃下,最坏情况依旧出现在0.2V电压,FNSP工艺角下,此时宽度比分别达到300和45.
巨大的尺寸开销不仅会导致漏电的增加,也会影响电路在亚阈值区的功能.而且,由于亚阈值区晶体管电流与阈值成指数关系,所以微小的阙值变化都能带来显著的电流变化,从而导致宽度比发生进一步偏移[.因此为维持SRAM 单元在亚阈值区的噪声容限,采用传统的尺寸调整法会使得单元的反馈环付出更大的面积代价.
与此同时的单元的写能力受上拉晶体管和存取晶体管的相对强度影响,当使用大尺寸的上拉晶体管( M2,M4)时,存取晶体管(M5,M6)的尺寸会相应增大以保证写能力,从而又增大了单元面积.因此许多学者提出了各种方案:比如在存取晶体管上加上高电压的字线电平以增强晶体管的导通能力,或者降低要写入单元的供电电压,使得上拉晶体管的能力变弱，从而降低尺寸开销.但是这两种方法都需要额外的布线开销和供电电路,会产生多余的功耗],同时也会影响SRAM 阵列中半选单元的稳定性,导致SRAM不能稳定工作.所以外围辅助电路虽然一定程度上能改善传统尺寸调整方法的劣势,但也会带来电路和功耗开销并导致其他问题的产生.
