上一页 1 2 3 4 5 6 7 8 9 ··· 12 下一页
摘要: 转自:http://www.cnblogs.com/sunev/archive/2012/05/17/2506731.html一、摘要 DE2_TV中,有关于寄存器的配置的部分,采用的方法是通过IIC的功能,这里对IIC总线的FPGA实现做个说明。二、实验平台 软件平台:ModelSim-Altera 6.4a (Quartus II 9.0) 硬件平台:DIY_DE2三、实验原理1、IIC总线器件工作原理 在IIC总线上传送信息时的时钟同步信号是由挂接在SCL时钟线上的所有器件的逻辑“与”完成的。SCL线上由高电平到低电平的跳变将影响到这些器件,一旦某个器件的时钟信号变为低电平,将使... 阅读全文
posted @ 2013-04-26 17:26 天马行空W 阅读(711) 评论(0) 推荐(0) 编辑
摘要: 转自:http://www.cnblogs.com/sunev/archive/2012/05/21/2512149.html一、摘要 对DE2_TV例程做了分析,并阐明了相关概念。二、实验平台 硬件平台:DIY_DE2 软件平台:Quartus II 9.0三、一些概念及说明1、PAL和NTSC的区别 常见的电视信号制式是PAL和NTSC,另外还有SECAM等。NTSC即正交平衡调幅制,PAL为逐行倒像正交平衡调幅制。(1)PAL电视标准 PAL电视标准,每秒25帧,电视扫描线为625线,奇场在前,偶场在后,标准的数字化PAL电视标准分辨率为720*576, 24比特的色彩位深,画... 阅读全文
posted @ 2013-04-26 17:19 天马行空W 阅读(564) 评论(0) 推荐(0) 编辑
摘要: PAL制TV_VGADE2光盘的例子DE2_TV是NTSC制式的,如何在原有的基础上改成PAL制式的?主要是两个部分,修改ADV7181内部寄存器的值和VGA时序。一、PAL制式ADV7181寄存器的值如下,根据I2C协议将其写进芯片。SET_VIDEO+0:LUT_DATA<=16'h0080;// Force PAL input only mode.SET_VIDEO+1:LUT_DATA<=16'h0701;// Enable PAL autodetection only.SET_VIDEO+2:LUT_DATA<=16'h1001;// Slo 阅读全文
posted @ 2013-04-26 17:12 天马行空W 阅读(967) 评论(1) 推荐(0) 编辑
摘要: Davinci视频采集驱动文档概述Davinci的视频采集接口的驱动涉及到内容包括I2C,AD芯片,V4L2,视频采集等内容。下面主要分成视频采集接口描述,I2C和A/D芯片,V4L2采集驱动以及V4L2应用程序编程。名词解释:A-low:YUV:在现代彩色电视系统中,通常采用三管彩色摄像机或彩色CCD摄像机进行摄像,然后把摄得的彩色图像信号经分色、分别放大校正后得到RGB,再经过矩阵变换电路得到亮度信号Y和两个色差信号R-Y(即U)、B-Y(即V),最后发送端将亮度和色差三个信号分别进行编码,用同一信道发送出去。这种色彩的表示方法就是所谓的YUV色彩空间表示。Auto focus:Auto 阅读全文
posted @ 2013-04-26 17:08 天马行空W 阅读(1958) 评论(0) 推荐(0) 编辑
摘要: 【笔记】如何Real Time产生灰阶影像?(de2)(de2-70)(真OO无双博文)1.至於怎樣才是正統的RGB轉灰階演算法呢?基本上這已經可以發論文討論了,一般來說,較讓大部分人所接受的公式是Gray=0.299*R+0.587*G+0.114*B這牽涉到浮點運算,不要說硬體難實現,光用C去寫,執行速度也很不理想,所以才會有人乾脆用(R+G+B)/3來做。若要在硬體實現,勢必再做一些簡化。注意到R、G、B的權重嗎?G的權重幾乎是R的2倍,B的權重的5倍,所以真正決定灰階程度的關鍵在於G,而R、B的影響較不顯著,所以乾脆就用G來代表灰階,這種方式最有利於硬體實現。2.SDRAM是VGA的f 阅读全文
posted @ 2013-04-26 16:46 天马行空W 阅读(426) 评论(0) 推荐(0) 编辑
摘要: 转自:http://blog.chinaaet.com/detail/32397.htmlOV7725移植官哥的代码,竟然有问题。。。想吐血。。。无奈,只能自己看手册,上百个寄存器硬着头皮死要命的看。。。。。都是寄存器配置没有顺序,但总得有什么规律可循吧。。。。希望能总结出什么规律。。了解了OV7725寄存器,经过n次的测试,修改,调试,完善,OV7725寄存器初始化,总结出来一下几个内容:(1)VGA/QVGA模式、图像、时钟的配置(2)DSP的配置(3)AGC AEC AWB的配置(4)亮度等参数的配置(5)Gamma的配置(6)其他而总之,控制好输出的模式,加上以上功能的配置,OK。。。 阅读全文
posted @ 2013-04-26 16:39 天马行空W 阅读(1395) 评论(0) 推荐(0) 编辑
摘要: module vga_driver( input clk_vga, // VGA像素时钟input rst_n, // 异步复位信号input [15:0] vga_data,output [15:0] vga_rgb, // 接收要显示的色彩output reg vga_hs, // VGA管脚 行同步output reg vga_vs, // VGA管脚 场同步output [10:0] x_pos, // 像素横坐标位置 output [9:0] y_pos // 像素纵坐标位置 );/* | 显示 |前沿|同步|后沿| 显示 ... 阅读全文
posted @ 2013-04-26 16:11 天马行空W 阅读(1108) 评论(0) 推荐(0) 编辑
摘要: 在Matlab安装时会遇到自定义安装,但是每个工具箱我们还不太清楚他是要干什么的,下面做了一个总结整理: MATLAB Distributed Computing Engine 3.0 MATLAB 7.3 Simulink 6.5 仿真 BioinformaticsToolbox2.4 生物信息学工具箱 (可选) Control SystemToolbox7.1 控制系统工具箱 Curve FittingToolbox1.1.6 曲线拟合工具箱 DatabaseToolbox 数据库工具箱(连接matlab和常用的数据库) Data AcquisitionToolbox数据采集工具箱 Dis 阅读全文
posted @ 2013-04-25 16:30 天马行空W 阅读(12404) 评论(0) 推荐(0) 编辑
摘要: SDRAM和Nios II连接的典型电路框图如下图所示。SDRAM和System使用同一个PLL输出时钟,可以保证System Clock和SDRAM Clock的相对抖动比较小。外部晶振的时钟送入PLL,然后由PLL产生两个同频的时钟一个供给Nios II系统使用,另一个供给SDRAM使用。(把PLL设置成Zero Buffer Mode可以比较方便地控制SDRAM Clock和输入时钟Extern Clock的相位关系。)Nios II系统中的SDRAM控制器和SDRAM通过双向数据线以及其它的单向控制线和SDRAM相连。SDRAM Clock通常是E0输出或者C2输出,E0和C2都是PL 阅读全文
posted @ 2013-03-13 13:13 天马行空W 阅读(4123) 评论(0) 推荐(0) 编辑
摘要: 今天继续调试,又出现了新问题。在执行NIOS程序代码时,不能下载了:Pausing target processor: not responding. Resetting and trying again: FAILED downloading ELF process failednios工程在编译通过后RUN的过程中出现Error Running Nios II Project: ‘Downloading ELF Process failed’问题原因:1、nios2 cpu datamaster 没有和on chinp ram 连接 导致程序在系统ram上无... 阅读全文
posted @ 2013-03-13 12:57 天马行空W 阅读(19928) 评论(0) 推荐(0) 编辑
上一页 1 2 3 4 5 6 7 8 9 ··· 12 下一页