摘要：
SDRAM和Nios II连接的典型电路框图如下图所示。SDRAM和System使用同一个PLL输出时钟，可以保证System Clock和SDRAM Clock的相对抖动比较小。外部晶振的时钟送入PLL，然后由PLL产生两个同频的时钟一个供给Nios II系统使用，另一个供给SDRAM使用。（把PLL设置成Zero Buffer Mode可以比较方便地控制SDRAM Clock和输入时钟Extern Clock的相位关系。）Nios II系统中的SDRAM控制器和SDRAM通过双向数据线以及其它的单向控制线和SDRAM相连。SDRAM Clock通常是E0输出或者C2输出，E0和C2都是PL 阅读全文
摘要：
今天继续调试，又出现了新问题。在执行NIOS程序代码时，不能下载了：Pausing target processor: not responding. Resetting and trying again: FAILED downloading ELF process failednios工程在编译通过后RUN的过程中出现Error Running Nios II Project: ‘Downloading ELF Process failed’问题原因：1、nios2 cpu datamaster 没有和on chinp ram 连接 导致程序在系统ram上无... 阅读全文