摘要：1. 问题的提出 工程a是一个soft core，用VHDL写的，综合的时候去掉了"Add I/O buffers" ，并将-iob(Pack I/O Registers into IOBs)置为否。综合最后生成了a.ngc文件供其他工程使用。在生成完ngc后，还可以在 "Design Utilit 阅读全文

摘要：问题的提出 测试TCP的带宽，硬件平台CUTE-WRV2.1，固件版本WRPCV3.0+COM5402。 代码、工具及实现 1. 在固件中，增加模块，收到TCP数据包后不断地往外发数： 2. PC上使用python脚本主动建立TCP连接，然后接收数据. TCP端口号为8000 3. PC上使用spe 阅读全文

摘要：问题的提出整个WR的ISE工程比较大，编译时间很长，导致开发效率低。通过分析发现，ISE在综合的时候大量的时间都花在了初始化DPRAM上。调研发现Xilinx提供了BMM文件和DATA2MEM工具，可以将软核CPU的运行代码在HDL综合完后再与bit文件合并，这样可以节约大量的编译时间。但是在wr工 阅读全文