06 2023 档案

摘要:testbench ```v `timescale 1ns / 1ps //仿真时单位时间1ns,精度1ps module testbench; reg [3:0] inCode; reg [31:0] src1; reg [31:0] src2; wire [7:0] control; wire 阅读全文
posted @ 2023-06-20 22:29 wljss 阅读(26) 评论(0) 推荐(0) 编辑
摘要:4个4bit先行进位加法器(CLA)组成16bitCLA adder.v ```v `timescale 1ns / 1ps module adder ( input[3:0] A, input[3:0] B, input C0,//进位输入 output[3:0]S, output C4//进位输 阅读全文
posted @ 2023-06-16 09:54 wljss 阅读(78) 评论(0) 推荐(0) 编辑
摘要:deviceInfos.jsp ```jsp jsp作业3 查询条件 站点名称(*): 设备名称(*): 返回 设备信息 站点名称设备名称设备编码设备分类设备类型安装时间设备状态操作 "); out.print(""+rs.getString("siteName")+""); out.print(" 阅读全文
posted @ 2023-06-04 18:41 wljss 阅读(9) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示