摘要：
https://mp.weixin.qq.com/s/KqyklKrPLtPm38sftMYlHA 1. 使用Maven获取库 Chisel相关的库基本上都可以使用Maven获取到（https://mvnrepository.com/artifact/edu.berkeley.cs）： 其中C 阅读全文
摘要：
https://mp.weixin.qq.com/s/gssjiiPW6zUzKwCFZdNduw 1. 使用Intellij IDEA创建Scala项目 Chisel项目，就是构建Scala项目。Intellij IDEA支持使用Maven等多种方式构建Scala项目： 这里选择Mav 阅读全文
摘要：
https://mp.weixin.qq.com/s/mIexKCFA1MQNOl4M_iVkjg 1. 官方网站 https://chisel.eecs.berkeley.edu/ 2. Wiki https://github.com/freechipsproject/chisel3/wik 阅读全文
摘要：
https://mp.weixin.qq.com/s/H2UBmZa9fpM6_FM2_MucTQ 实现一个SoC作为顶层模块，包含Cpu、Mem两个子模块，并驱动运行。 参考链接 https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/mo 阅读全文
摘要：
https://mp.weixin.qq.com/s/OguQKMU64GGdinCJjgyeKw 实现MOS6502 CPU，主要是实现状态机。 参考链接 https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/rtl/exam 阅读全文
摘要：
https://mp.weixin.qq.com/s/ST8q-VWOT47kcYg10-4AQw 实现一个简单的内存模块，匹配MOS6502 CPU使用。 参考链接 https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/rtl 阅读全文
摘要：
https://mp.weixin.qq.com/s/nMxYVC2djk7DdAforerZPA 使用jchdl RTL实现MOS6502 CPU的ALU。 参考链接 https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/rt 阅读全文
摘要：
https://mp.weixin.qq.com/s/jLUz757FQZjMEYzYb2AIww MOS6502是简单，但是曾经相当流行的一款CPU。网上有很多模拟程序可供学习使用。这里使用一个较为精简的Verilog项目，介绍MOS6502这款CPU的运行机制，然后使用jchdl进行模拟。 参考 阅读全文
摘要：
https://mp.weixin.qq.com/s/PQIPkDymvcGc_re8ux50vA 结构体可以嵌套使用。 参考链接 https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/rtl/example/And2/And2 阅读全文
摘要：
https://mp.weixin.qq.com/s/qTgeBF9N0mx5UK3xWDb3jg jchdl对Verilog做了增强，增加了用户自定义结构体类型。使用自定义结构体，可以对输入和输出接口进行分类，并简化模块输入输出接口的定义。 参考链接 https://github.com/wjcd 阅读全文