技术之一

摘要： https://mp.weixin.qq.com/s/0ECca6XyFyEri0B4ckOZ4A 介绍UserModule类中，如何管理构建硬件模型所需的命令。 ​​ 1. _commands private val _commands = ArrayBuffer[Command]() _comm 阅读全文

摘要： https://mp.weixin.qq.com/s/x6j7LZg7i7i_KcNEA8YCQw Chisel作为领域专用语言（DSL），用于构建硬件模型。待硬件模型建立后，再基于模型进行仿真、验证，以及转换。硬件模型可以转换为firrtl，也可以转换为verilog。 接下来介绍Chisel如何 阅读全文

摘要： https://mp.weixin.qq.com/s/F_08jKFMoX9Gf_J_YpsDpg 两个数据变量进行某个操作（op），产生一个输出，这个输出存在一个匿名变量中。这个匿名变量就是以OpBinding的形式绑定到hardware graph中的。 0. 这里先简单对 "=" 和 ":=" 阅读全文

摘要： https://mp.weixin.qq.com/s/AxYlRtAXjd55eoGX5l1W-A 模块（Module）从输入端口（input ports）接收输入，经过内部实现的转换逻辑，从输出端口（output ports）输出。 在Chisel3中，模块的输入输出端口，通过IO(new Bun 阅读全文

摘要： https://mp.weixin.qq.com/s/NaInHsJgOwG03BLNF-wlxQ 介绍Module输入输出端口如何进行绑定。 ​​ 1. IO() 在定义一个模块时，使用Bundle的匿名子类型来定义模块的输入输出端口，然后将其传递给IO()方法。 IO()方法定义在BaseMod 阅读全文

摘要： https://mp.weixin.qq.com/s/ENJVkz88sGgyODRNCu9jhQ 介绍Data类中的binding的定义和用法。 Binding stores information about this node's position in the hardware graph. 阅读全文

摘要： https://mp.weixin.qq.com/s/2318e6VJ4wFGpWwBOmTikA Chisel数据类型（Data）与Module的绑定关系，根据Data的使用方式不同，而有多种绑定类型。 参考链接： https://github.com/freechipsproject/chise 阅读全文

摘要： https://mp.weixin.qq.com/s/Jsy8P3m9W2EYKwneGVekiw 独热码相关的电路生成器。 参考链接： https://github.com/freechipsproject/chisel3/blob/master/src/main/scala/chisel3/ut 阅读全文

摘要： https://mp.weixin.qq.com/s/mO648yx4_ZRedXSWX4Gj2g 可以容纳不同类型的变量的向量。 参考链接： https://github.com/freechipsproject/chisel3/blob/master/src/main/scala/chisel3 阅读全文

摘要： https://mp.weixin.qq.com/s/TK1mHqvDpG9fbLJyNxJp-Q Mux相关电路生成器。 参考链接： https://github.com/freechipsproject/chisel3/blob/master/src/main/scala/chisel3/uti 阅读全文