1 2 3 4 5 ··· 41 下一页
2024年11月21日
PowerPC e200z7 Cache内容读取
摘要： https://mp.weixin.qq.com/s/t4_zu4pZm3Y0FIHzHMZHHw 基于e200 z7核的代码实例。 1. 核心Cache简介 核心手册第12章介绍核心的L1 Caches相关的内容： Cache结构框图： Cache组织结构图： 其中表明： a. ICACHE和DC 阅读全文
posted @ 2024-11-21 21:32 wjcdx 阅读(0) 评论(0) 推荐(0) 编辑
主机的大小端与以太网收发
摘要： https://mp.weixin.qq.com/s/wIhTDLWrPNpQJjHrnrmW8A 一. 802.3中以太网帧的发送顺序 802.3中以太网帧的发送顺序，如下图： 其中： a. 数据以字节为单位逐字节发送； b. 字节内部按b0/b1/b2/b3/b4/b5/b6/b7的顺序发送；这 阅读全文
posted @ 2024-11-21 21:31 wjcdx 阅读(0) 评论(0) 推荐(0) 编辑
IP头的格式及其C语言结构体定义
摘要： https://mp.weixin.qq.com/s/FzWPueKSXS7_tLdhlWJE-w 一. IP头的格式 IP头的格式定义在RFC 791中，如下图： 其中： a. Version是IP协议的版本，一般为4，即IPv4，如果是IPv6则为6； b. IHL是IP头的长度(word)，乘 阅读全文
posted @ 2024-11-21 21:30 wjcdx 阅读(0) 评论(0) 推荐(0) 编辑
字节序与比特序的大小端及其实际验证
摘要： https://mp.weixin.qq.com/s/pCOPPFTUBDAy0NR-MMUCQQ 介绍字节序、比特序、比特域。 一. 字节序：大端字节序和小端字节序 字节序的概念比较常见，就是多字节的值在内存中的存放顺序。 以32位数值0x12345678为例： 小端字节序，在内存中的存储方式为： 阅读全文
posted @ 2024-11-21 21:28 wjcdx 阅读(0) 评论(0) 推荐(0) 编辑
2024年8月27日
FlexRay Wakeup Pattern
摘要： https://mp.weixin.qq.com/s/cCoxbiKBQ_-ZdYPwztvuYw 本文简单介绍FlexRay Wakeup Pattern波形图。 1. Wakeup Pattern FlexRay控制器发送wakeup pattern时控制器TXD脚上的波形如下图： 其中包含16 阅读全文
posted @ 2024-08-27 21:08 wjcdx 阅读(35) 评论(0) 推荐(0) 编辑
2024年6月5日
TSN - Interfering frame
摘要： https://mp.weixin.qq.com/s/db_8ZX3UMmiUNC6S4nR0eA 简单介绍跨界干扰帧相关的问题。 本文目录： 1. 简介 2. 识图 3. 干扰帧 4. 帧抢占 5. 实际实现中的问题 6. 无处可配的Guard Band 7. 总结 1. 简介 An import 阅读全文
posted @ 2024-06-05 22:13 wjcdx 阅读(16) 评论(0) 推荐(0) 编辑
2024年5月5日
Verilog插件：补全模块实例模板
摘要： https://mp.weixin.qq.com/s/tiaXdddID5-hxPtJZOvm8g Intellij IDEA插件Verilog Language Support (插件链接)，v2024.2.0版本特性。 https://mp.weixin.qq.com/s/tiaXdddID5- 阅读全文
posted @ 2024-05-05 21:15 wjcdx 阅读(28) 评论(0) 推荐(0) 编辑
2024年4月18日
TC397如何超频
摘要： https://mp.weixin.qq.com/s/lhl21VpOW20rxsfhnZPuzw TC397手册中标称的最高主频是300M： 这个频率还能提升吗？答案是肯定的。本文基于TC397自带代码，介绍如何提升主频，超过300M。 这是一篇付费文章，请移步付费阅读全文，谢谢！文章链接：htt 阅读全文
posted @ 2024-04-18 22:27 wjcdx 阅读(44) 评论(0) 推荐(0) 编辑
2024年4月13日
DSPI TSB波形分析
摘要： https://mp.weixin.qq.com/s/tN9m5ULwUbAkFcmU9uqU2A 0. Timed Serial Bus The DSPI can be programmed in Timed Serial Bus configuration by setting DSICR0[T 阅读全文
posted @ 2024-04-13 11:42 wjcdx 阅读(8) 评论(0) 推荐(0) 编辑
2023年5月18日
插件：Verilog Language Support
摘要： https://mp.weixin.qq.com/s/oSkF98uSqvdpBb2-Fwa5TA 开发了一个基于Intellij IDEA的Verilog语言插件：Verilog Language Support。 可以基于Intellij IDEA社区版2023.1版本进行安装，安装方法如下： 阅读全文
posted @ 2023-05-18 20:47 wjcdx 阅读(377) 评论(0) 推荐(1) 编辑
1 2 3 4 5 ··· 41 下一页