摘要:
因为对除法研究不深,这里略去不表。 有兴趣可以参考链接: https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/gsl/operator/arithmetic/Div.java 阅读全文
摘要:
这里的实现,先把符号位取出来,使用两个正数相乘,然后在把符号加到乘积上。 参考链接 https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/gsl/operator/arithmetic/MulC2.java 1.创建MulC2. 阅读全文
摘要:
这里实现最原始的阵列乘法,逐位相乘然后加到一起。 参考链接 https://github.com/wjcdx/jchdl/blob/edcc3e098d4f1cb21677e86e87a1147db31ed2a9/src/org/jchdl/model/gsl/operator/arithmetic 阅读全文
摘要:
https://mp.weixin.qq.com/s/WNm4bLWzZ0oWHWa7HQ6Y6w 逻辑左移,继承自Shifter类。只需要实现shift方法即可。 参考链接 https://github.com/wjcdx/jchdl/blob/edcc3e098d4f1cb21677e86e87 阅读全文
摘要:
https://mp.weixin.qq.com/s/ngQji-xi4FCCbL_2ihUi_A Shifter是移位节点的父类,定义了输入输出线,但是没有定义具体的移位方式,这个留给子类去实现。 参考链接 https://github.com/wjcdx/jchdl/blob/edcc3e098 阅读全文
摘要:
https://mp.weixin.qq.com/s/oJY6Xj9_oM1gSmvH_dHkJg Concat节点把多根输入线线组合成一排线输出。 参考链接 https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/gsl/ope 阅读全文
摘要:
https://mp.weixin.qq.com/s/MtHR3iolPd5VQq6AUE-JPg Assign是一个节点,把输入线直接赋值给输出线。在转换成Verilog时,这种类型的节点会直接单独处理。 参考链接 https://github.com/wjcdx/jchdl/blob/maste 阅读全文