https://mp.weixin.qq.com/s/MtHR3iolPd5VQq6AUE-JPg
Assign是一个节点，把输入线直接赋值给输出线。在转换成Verilog时，这种类型的节点会直接单独处理。
参考链接
1.创建Assign.java, 并生成构造方法和logic()方法
略
2. 根据逻辑原理图，添加输入输出线
Assign只有一根输入线和一根输出线
3. 在构造方法中搜集输入输出线并调用construct()方法
4. 在logic()方法中创建子节点并连线
5. 创建inst静态方法方便后续使用
方便创建一根线的assign和多根线的assign.
6. 创建main方法执行验证
无。
7. 生成Verilog
当前实现下，Assign节点无法作为顶层节点转换为Verilog。只能作为子节点时转换为assign语句。
