riscv - kernel - flush & barrier

https://mp.weixin.qq.com/s/pelkvVyz-qDSJp8mgtLHTg

 

简单介绍Linux kernel中riscv架构cache flush和tlb flush的相关内容。

 

 

本文目录：

1. cache flush

2. memory barrier

3. tlb flush

 

1. cache flush

 

这里主要是指icache flush。

 

1) 单核icache flush直接使用一条fence.i指令实现：

 

2) 多核icache flush则需要每个核心都刷新icache

 

根据硬件sbi是否启用，决定如何通知其他核心刷新icache:

-----------------------------------------------------------------------------
这是一篇付费文章，请移步付费阅读全文，谢谢！
文章链接：https://mp.weixin.qq.com/s/pelkvVyz-qDSJp8mgtLHTg