摘要：
https://mp.weixin.qq.com/s/cCoxbiKBQ_-ZdYPwztvuYw 本文简单介绍FlexRay Wakeup Pattern波形图。 1. Wakeup Pattern FlexRay控制器发送wakeup pattern时控制器TXD脚上的波形如下图： 其中包含16 阅读全文
摘要：
https://mp.weixin.qq.com/s/db_8ZX3UMmiUNC6S4nR0eA 简单介绍跨界干扰帧相关的问题。 本文目录： 1. 简介 2. 识图 3. 干扰帧 4. 帧抢占 5. 实际实现中的问题 6. 无处可配的Guard Band 7. 总结 1. 简介 An import 阅读全文
摘要：
https://mp.weixin.qq.com/s/tiaXdddID5-hxPtJZOvm8g Intellij IDEA插件Verilog Language Support (插件链接)，v2024.2.0版本特性。 https://mp.weixin.qq.com/s/tiaXdddID5- 阅读全文
摘要：
https://mp.weixin.qq.com/s/lhl21VpOW20rxsfhnZPuzw TC397手册中标称的最高主频是300M： 这个频率还能提升吗？答案是肯定的。本文基于TC397自带代码，介绍如何提升主频，超过300M。 这是一篇付费文章，请移步付费阅读全文，谢谢！文章链接：htt 阅读全文
摘要：
https://mp.weixin.qq.com/s/tN9m5ULwUbAkFcmU9uqU2A 0. Timed Serial Bus The DSPI can be programmed in Timed Serial Bus configuration by setting DSICR0[T 阅读全文
摘要：
https://mp.weixin.qq.com/s/oSkF98uSqvdpBb2-Fwa5TA 开发了一个基于Intellij IDEA的Verilog语言插件：Verilog Language Support。 可以基于Intellij IDEA社区版2023.1版本进行安装，安装方法如下： 阅读全文
摘要：
Standard EULA "Developer" means Wang Jianchang. "JetBrains" means JetBrains s.r.o. with its registered office at Na Hřebenech II 1718/10, Prague, 1400 阅读全文
摘要：
文章合集：hcf-phases 1.hcf - Chisel3生成Verilog的新方法2.hcf - ChiselStage及chisel Shell3.hcf - ChiselMain的调用过程 4. hcf - phase: Checks5. hcf - phase: add implicit 阅读全文
摘要：
https://mp.weixin.qq.com/s/eWAjUyE0fr_lmLqdCc7fTw 本文介绍将Chisel3模块生成为Verilog代码的几种新方法。 1. 原方法 当使用老方法生成Verilog代码时，提示方法被废弃，如下图所示： Driver的提示如下： execute的提示如下 阅读全文
摘要：
https://mp.weixin.qq.com/s/C6Twva47PDyUev-BLhKLug 简单介绍ALU的实现。 1. object ALU ALU对象中定义了ALU要使用的一些常量和辅助方法。 1) 常量 a. SIZE_ALU_FN: 表示ALU操作类型的占用的宽度为4位； 需要注意的 阅读全文