摘要： http://blog.sina.com.cn/s/blog_677db1cb0100pht1.html以下内容译自Quartus II Version 7.0 Handbook， Volume 3：Verification的6-13：Timing Analysis Overview部分。ripleTimeQuest需要读入布局布线后的网表才能进行时序分析。读入的网表是由以下一系列的基本单元构成的：riple1. Cells：Altera器件中的基本结构单元。LE可以看作是Cell。riple2. Pins：Cell的输入输出端口。可以认为是LE的输入输出端口。注意：这里的Pins不包括器件的 阅读全文

摘要： 使用TimeQuest时序分析器发布时间：2011-05-02 23:29:33技术类别：CPLD/FPGAhttp://bbs.ednchina.com/BLOG_ARTICLE_2033927.HTM 本文由本人原创翻译于ALTERA的官网上Educational_Materials->Digital_Logic->Tutorials->Timing_Analysis_Tutorials下一篇名为UsingTimeQuest Timing Analyzer的文章，个人觉得ALTERA官网上很多教程都很不错，有机会可以锻炼下专业英语水平，随便也可以把这些不错的教程和大家分享 阅读全文

摘要： (转)Altera对应的时序概念http://www.cnblogs.com/qiweiwang/archive/2010/11/20/1882628.htmlAltera对应的时序概念 下面主要介绍Altera对应的这些时序概念和约束方法。 前面首先介绍的第一个时序概念是周期（Period），这个概念是FPGA/ASIC通用的一个概念，各方的定义相当统一，至多是描述方式不同罢了，所有的FPGA设计都首先要进行周期约束，这样做的好处除了在综合与布局布线时给出规定目标外，还能让时序分析工具考察整个设计的Fmax等。Abstractfmax是讨论timing最基本的概念，本文記下Altera对于f 阅读全文

摘要： Critical Warning: Timing requirements for slow timing model timing analysis were not met. See Report window for details.九神10:39:18criticalwarningCrazyBingo10:39:26（1）全局clk输入（2）转换成使能时钟九神10:39:52实在是高九神10:40:12把这个pixelclk当作enable用？CrazyBingo10:40:13这两种我都干过CrazyBingo10:40:16推荐（2）CrazyBingo10:40:28边沿捕获一下 阅读全文

摘要： 1. 阅读fpga视频方面的硕士论文2.altera的宣传资料 使用fpga实现视频和图像处理设计.等如和matlab, 阅读全文

摘要： http://www.cnblogs.com/yuphone/archive/2010/05/15/1736406.htmlhttp://www.cnblogs.com/qiweiwang/archive/2011/03/20/1989537.htmlhttp://www.cnblogs.com/crazybingo/archive/2010/09/05/1818562.htmlsdram的资料 比较全了http://www.amobbs.com/forum.php?mod=viewthread&tid=3357172&highlight=sdram讲到蛇形走向http://w 阅读全文

摘要： USB Video Class是神马东东 阅读全文

摘要： 1.non-blocking是时序逻辑; 一般三要素: always; 变量对时钟边沿敏感posedge,negedge; 语句中使用<=赋值;2.blocking是组合逻辑; 三要素: always; 变量对电平敏感posedge,negedge; 语句中使用=赋值;真哦哦无双总结的好,blocking相当于软件,如51中的语句一行一行依序執行;而Non-blocking相当于硬件,电路一上电各个模块是同步执行的。(http://www.cnblogs.com/oomusou/archive/2010/07/30/blocking_vs_nonblocking.html)3.另外在书中 阅读全文

摘要： 1.fpga完成yuv2rgb, 同时奇场存在bank0,偶场存在bank1; 奇偶两场PC读上来后再合并. 因对PC端而言,yuv2rgb更耗时间;2.参照<基于FPGA的图像处理算法及压缩编码的研究与实现>西南交大硕士论文, 奇场保存在sdrambank空间的奇数行,偶场保存在偶数行;3.调用altera的IP核.4.晚上看到的这篇文章:http://www.cnblogs.com/oomusou/archive/2008/12/09/verilog_ycrcb2rgb.html暂时有以上4种方案, 个人偏向于1, 因现有的成熟代码sdram部分使用了burst,burst和方 阅读全文

摘要： 1. 检查连线,保证可靠连接; 尤其杜邦针接口部分, 否则图像乱糟糟的,好像被蒙上了一层绿色或红色;2.判断图像数据时,可以将Camera遮黑, 使用bushound观察, 出现80 10 80 10... 这就是YUV数据, 但YUV的排列书序还要看datasheet;3.出来的图像尺寸和实物对比,可以用直尺量一量, 和实物的尺寸是否一致, 否则就是sensor address page2的寄存器配置错误; 0420 阅读全文