wangfengtop

2010年4月29日

摘要：一：基本的类型Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire，而寄存器可能综合成WIRE，锁存器和触发器。二：Verilog语句结构到门级的映射1、连续性赋值：assign连续性赋值语句逻辑结构上就是将等式右边的驱动左边的结点。因些连续性赋值的目标结点总是综合成由组合逻辑驱动的结点。Assign语句中的延时综合时都将忽视。2、过程性赋值：过程性赋值只出现在always语句中... 阅读全文

posted @ 2010-04-29 21:28 wangfengtop 阅读(3122) 评论(0) 推荐(1) 编辑

C语言与Verilog的开发指南

摘要：本文举例说明了如何用软件实现脉宽调制(PWM)，如何将该设计转换成一个可以在FPGA中运行的逻辑块，并能利用存储器映射I/O接口通过软件完成对该逻辑块的控制。通过理解本文讨论的概念和内容，没有太多硬件知识的软件开发人员也能掌握在FPGA上开发硬件的技能。在不远的将来，嵌入式系统设计师将能够根据哪个更有利于解决设计问题来自由选择硬件和软件方案。但直到现在，对于那些想学习硬件设计的软件工程师来说不... 阅读全文

posted @ 2010-04-29 20:55 wangfengtop 阅读(2363) 评论(0) 推荐(1) 编辑

带LCD1602液晶显示的多功能数字时钟【转】

摘要： ************************************************************************************************************** 带LCD1602液晶显示的多功能数字时钟设计者：bluemanzyp（巨蟹座风云）硬件载体：EP2C8Q208Amy电子FPGA学习板设计时间：2009年4月1日，V1.0... 阅读全文

posted @ 2010-04-29 16:08 wangfengtop 阅读(4046) 评论(0) 推荐(1) 编辑

2010年4月28日

一波三折——危险的“未分配”引脚

摘要：第一折。半个月前，美国的同事对当前的一个工程进行了编译，并提交二进制文件（FPGA配置文件）给软件工程师进行集成。结果该二进制文件导致了整个系统的崩溃：FPGA二进制文件刚下载完毕，整个系统就不工作了。这一事件导致了美国FPGA工程师一整天的停工和系统恢复。Kevin给出的分析结果是，FPGA给出的中断信号有问题，该信号经过CPLD转发到CPU后导致CPU反复跳入中断，造成系统崩溃。后来，因为经过... 阅读全文

posted @ 2010-04-28 09:35 wangfengtop 阅读(1141) 评论(1) 推荐(1) 编辑

闲置管脚引一定要置输入三态（As input tri-stated）

摘要： fpga 2010-04-13 16:45:30 阅读9 评论0 字号：大中小前些日子正好看到了riple兄的《一波三折——危险的“未分配”引脚》一文，颇受启发。正好最近也遇上了类似的问题，也可谓一波三折，还好最后摆平了，要不煮熟的鸭子可就要飞了。最重要的是又让自己长经验了。以前培训的时候就听老师提到FPGA设计中闲置的管脚一定要置输入三态（As... 阅读全文

posted @ 2010-04-28 09:30 wangfengtop 阅读(6682) 评论(0) 推荐(1) 编辑

FPGA学习网站

摘要： 1、一家台湾教育网站：http://home.educities.edu.tw/oldfriend/page53.htm2、很不错的学习网站：http://www.fpga.com.cn/index.htm3、61ic网站有许多免费资源下载：http://www.61ic.com/顺便看到，就贴上来了，以后再继续贴...【修改】1. OPENCORES.ORG这里提供非常多，非常好的PLD了内核，... 阅读全文

posted @ 2010-04-28 09:19 wangfengtop 阅读(1030) 评论(0) 推荐(1) 编辑

Quartus II工程文件的后缀含义

摘要：本文为网络整理，大部分内容来自网络。File TypeExtensionAHDL Include File.incATOM Netlist File.atmBlock Design File.bdfBlock Symbol File.bsfBSDL file.bsdChain Description File.cdfComma-Separated Value File.csvComponent D... 阅读全文

posted @ 2010-04-28 09:13 wangfengtop 阅读(6788) 评论(0) 推荐(2) 编辑

quartus ii 管脚映射

摘要：管脚映射有两种方法：（1）在"Assignment"中选择"Pin Planner",之后在location选项中挨个选择，当然这需要花一定的时间如果你的管脚比较多的话。（2）用TCL脚本一次性的分配管脚步骤：a）Project 下选择generate TCL file for projectb)将文件中带有set _location_assignment指令，并且-to 后面的参数和程序中用到... 阅读全文

posted @ 2010-04-28 09:11 wangfengtop 阅读(905) 评论(0) 推荐(1) 编辑

2009年12月20日

一个牛人是这样学习模拟电路的【转载】

摘要：编者按:这是21IC网站“侃单片机”专栏一位网友转发的一位牛人自述学习模拟电路技术的经历，该文作了更加深刻的阐述，所以特此转载。复旦攻读微电子专业模拟芯片设计方向研究生开始到现在五年工作经验，已经整整八年了，其间聆听过很多国内外专家的指点。最近，应朋友之邀，写一点心得体会和大家共享。我记得本科刚毕业时，由于本人打算研究传感器的，后来阴差阳错进了复旦逸夫楼专用集成电路与系统... 阅读全文

posted @ 2009-12-20 15:59 wangfengtop 阅读(468) 评论(0) 推荐(3) 编辑

2009年10月10日

PCB 设计流程

摘要： 1、元件库和原理图的设计2、为元件自动编号3、设计规则DRC检查4、生成网络表Netlist5、制作焊盘，进行元件封装6、创建电路板7、导入网表8、设计规则设置9、布局：摆放元件10、布线11、铺铜12、生成底片阅读全文

posted @ 2009-10-10 12:35 wangfengtop 阅读(276) 评论(0) 推荐(0) 编辑

公告