摘要：
一直想从一段式状态机切换到三段式状态机，从书上和网上不断搜寻三段式案例及方法，感觉很简单，就想拿之前做过的实验把一段式改成三段式，可是写起来并非那么简单，很棘手，改完后也没有成功，尤其状态机里面的计数器，查了一些资料，就一句话带过，把计数器提出来，但怎么提、怎么来保证同步、怎么不让生成latch，并没有仔细的讲清楚。也许自己比较笨吧，一时半会改不出来，当时就想，是不是起步太高了，应该在找一个简单的例程改写，循序渐进。这时就重新阅读黑金的"Verilog那些事儿"教程，看里面哪个例程比较简单，容易改的，结果找到建模篇的实验五例程进行改写，改完后发现三段式写还是比较简单的，思路 阅读全文
