计算机组成原理
湖南人文科技学院 计算机科学技术 系 2011---
考核试卷
考核方式: （闭卷/半开卷/开卷) 考试时量：120 分钟
一、选择题：（每小题2分，共40分）
1、完整的计算机系统应包括__________
A 运算器、存储器、控制器 B 外部设备和主机
C 主机和实用程序 D 配套的硬件设备和软件系统 2. 冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是_________
A. 指令操作码的译码结果 B. 指令和数据的寻址方式 C. 指令周期的不同阶段
D. 指令和数据所在的存储单元
3、计算机硬件能直接执行的只有_____________
A 符号语言 B 机器语言 C 机器语言和汇编语言 D 汇编语言
4下列数中最大的数是______。
A.（10011001）2 B.（227）8 C.（98）16 D.（152）10
5、 运算器的描述，______是正确的。
A.只做加法 B.只做算术运算 C.既做算术运算又做逻辑运算 D.只做逻辑运算
6、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址，现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（ ）
A . 1、15 B . 2、15 C . 1、30 D . 2、30
7、在多级存储体系中，“cache—主存”结构的作用是解决______的问题。 A.主存容量不足 B.主存与辅存速度不匹配
C.辅存与CPU速度不匹配 D.主存与CPU速度不匹配
8、采用虚拟存贮器的主要目的是______。
A 提高主存贮器的存取速度
B 扩大主存贮器的存贮空间，并能进行自动管理和调度 C 提高外存贮器的存取速度 D 扩大外存贮器的存贮空间
9． 交叉存贮器实质上是一种______存贮器，它能______执行______独立的读写操作。
A.模块式 并行 多个 B.模块式 串行 多个 C.整体式 并行 一个 D.整体式 串行 多个
10、 某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，
第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后的目标地址是（ ）
A.2006H B.2007H
C.2008H D.2009H
11． 操作控制器的功能是______。
A.产生时序信号 B.从主存取出一条指令 C.完成指令操作的译码
D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令
12、某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能
段之间的缓存时间）分别是90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是（ ）
A．90ns B.80ns C.70ns
D.60ns
13、由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器
周期通常用______来规定。
A.主存中读取一个指令字的最短时间 B.主存中读取一个数据字的最长时间 C.主存中写入一个数据字的平均时间 D.主存中取一个数据字的平均时间
14． 采用串行接口进行七位ASCⅡ码传送，带有一位奇偶校验位，1位起始位和1位
停止位，当波特率为9600波特时，字符传送速率为______。
A.960 B.873 C.1371 D.480
15、在以下描述PCI总线的基本概念中，不正确的表述是______。
A.PCI总线是一个与处理器无关的高速外围总线 B.PCI总线的基本传输机制是猝发式传送 C.PCI设备不一定是主设备
D.系统中只允许有一条PCI总线
16、 系统总线中地址线的功能是______。
A.选择主存单元地址 B.选择进行信息传输的设备
C.选择外存地址 D.指定主存和I/O设备接口电路的地址
17、下述I/O控制方式中，______主要由程序实现。
A.PPU方式 B.中断方式 C.DMA方式 D.通道方式
18、中断向量地址是__________
A 子程序入口地址 B 中断服务程序入口地址
C 中断服务程序入口地址指示器 D 例行程序入口地址
19、 某中断系统中，每抽取一个输入数据就需要中断CPU一次，中断处理程序接受取样的数据，并将其保存到主存缓冲区内。该中断处理需要x秒。另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要y秒。因此该系统可以跟踪到每秒______次中断请求。
A.N/（Nx+y） B.N/（x+y）N C.min[1/x，1/y] D.max[1/x，1/y]
20、 在微型机系统中，外围设备通过______与主板的系统总线相连接。
A.适配器 B.设备控制器 C.计数器 D.寄存器
<p>
二、填空题：（每空1分，共20分）
1、指令的内容由两部分组成即操作的性质和操作数的地址，前者称为 操作码 ，后者称为 地址码 。
2、取指周期中从内存中读出的信息流是而在执行周期中从内存读出的信息流是 数据流 ，它由内存流向 运算器 。
3、按IEEE754标准，一个浮点数由，三个域组成。
4、主存和cache的地址映射有全相联、、 三种方式。 5、RAM的含义是ROM的含义是
6、指令寻址方式有
7、按照总线仲裁电路的位置不同，总线仲裁分为 8、DMA的数据块传送过程可分为三个阶段：
三、简答题：（每小题5分，共10分）
1、 常用的DMA传送方式有哪三种？分别适用于哪些系统中？
（1）停止CPU访问方式 （1分）
早期使用的一种方式；
（2）周期挪用方式（周期窃取方式） （
2分）
适用于外设读写周期大于主存的存取周期的系统中；
（3）DMA与CPU交替访问方式（透明DMA方式） （2分）
适用于CPU周期大于主存存取周期的系统中；
2、 什么是RISC？RISC指令系统的三个基本要素是什么？
RISC是精简指令系统计算机，它有以下要素：（2分）
（1）一个有限的简单指令集 （1分）
（2）CPU配备大量的通用寄存器 (1分)
（3）强调对指令流水线的优化 (1分)
四、计算分析题：（每小题8分，共16分）
1、CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。
1、【解】
命中率：
h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 „„„„„„(2分) 主存存取时间与Cache存取时间比：
r=tm/tc=250ns/50ns=5„„„„„„„„„„„„„(2分)
访问效率：
e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3%.........(2分) 平均访问时间：
ta=tc/e=50ns/0.833=60ns„„„„„„„„„„„„(2)
2、若浮点数ｘ的754标准存储格式为(41360000)16，求其浮点数的十进制数值 解：
(41360000)16 = 0100 0001 0011 0110 0000 0000 0000 0000 （1分）
指数e=E-127= 1000 0010 － 0111 1111=0000 0011=3 （2分）
尾数1.M=1.011 0110 0000 0000 0000 0000=1.011011 （1分）
浮点数 N =（-1）S×（1.M）×2e = （-1）0×（1. 011011）×23 = (11.375)10
五、综合题：
（每小题
14
分，共14分）
1、设某计算机运算器框图如图(a)所示，其中ALU为16位的加法器(高电平工作)，SA,SB为16位暂存器。4个通用寄存器由D触发器组成，Q端输出，其读、写控制功能见下表。
机器采用串行微程序控制方式，其微指令周期见图（b)。其中读ROM是从控存中读出一条微指令时间，为1μs；ALU工作是加法器做加法运算，为500ns；m1是读寄存器时间，为500ns；m2是写寄存器的工作脉冲宽度，为100ns。 微指令字长12位，微指令格式如下(未考虑顺序控制字段)：
RA0RA1：读R0-R3的选择控制 WA0WA1：写R0-R3的选择控制 R：寄存器读命令 W：寄存器写命令
LDSA：打入SA的控制信号 LDSB：打入SB的控制信号
SB-ALU：传送SB的控制信号 SB-ALU：传送SB的控制信号,并使加法器最低位加1.
Reset：清暂存器SB为零的信号 ~：一段微程序结束，转入取机器指令的控制信号
要求：用二进制代码写出如下指令的微程序并画出三条指令的微指令的 微程序流程图（不需要考虑顺序控制字段）
(1)“ ADD R0，R1 ”指令，即(R0)+(R1)→R1 (2)“ SUB R2，R3 ”指令，即(R3)-(R2)→R3 (3)“ MOV R2，R3 ”指令，即(R2)→(R3)
1、[解]：微程序流程图（6分）
