摘要：
Shift4 Build a 4-bit shift register (right shift), with asynchronous reset, synchronous load, and enable. areset: Resets shift register to zero. load: 阅读全文
摘要：
Verilog Language——Basics simple wire Create a module with one input and one output that behaves like a wire. 1.Unlike physical wires, wires (and other 阅读全文
摘要：
来自 Getting Started 使用verilog描述一个电路，无输入，有两个输出，一个输出高电平，另一个端口输出低电平。 module top_module( output zero, output one );// Module body starts after semicolon as 阅读全文
摘要：
1.配置 配置：通过PC机的软件完成设计之后，需要将设计生成的文件（bin或者mcs）文件映射到FPGA芯片里面，这一过程叫做配置。 2 配置方法 主动配置模式 被动配置模式 JTAG配置模式 2.1 主动配置模式 FPGA芯片自己配置自己，需要片外的存储器（配置芯片）存储配置文件，常用片外存储器f 阅读全文
摘要：
1复位方式 FPGA复位分为：同步复位和异步复位 1.1同步复位 复位信号在时钟有效沿到来时候有效，复位操作是“瞬间的”。 优点： 一、可以滤除高于时钟频率的毛刺，提高复位操作的可操作性。 二、同步复位系统可以被设计为纯粹的同步时序电路，有利于时序分析。 缺点 必须保证复位信号的有效持续时间大于一个 阅读全文
摘要：
1 要求 1.2 异步verilog代码 module top_module( input clk, input in, input areset, output out); // parameter A=2'b00, B=2'b01, C=2'b11, D=2'b10; reg [1:0] nex 阅读全文
摘要：
1 要求 2.1 异步 module top_module( input clk, input areset, // Asynchronous reset to OFF input j, input k, output out); // parameter OFF=0, ON=1; reg stat 阅读全文
摘要：
1.谈谈离散卷积和卷积神经网络 2.英语语法 内容：讲解了形容词，副词，动词，名词性从句等基础知识 阅读全文
摘要：
alien_invasion.py模块 模块功能主程序入口 import pygame from settings import Settings from ship import Ship import game_functions as gf from pygame.sprite import 阅读全文
摘要：
# 主要内容 文章主要是记录学习《python编程：从入门到实践》中的一些基本语法知识。 第2章 py开始：注释，变量，常量，大小写转换，删除空格，创建文件，数据类型的转换str() exercise 1 #单多行注释就一个组合键：选中+Ctrl+/ # name: Wang Aiqiang # t 阅读全文