流水线操作verilog
摘要：
所谓流水线处理，如同生产装配线一样，将操作执行工作量分成若干个时间上均衡的操作段，从流水线的起点连续地输入，流水线的各操作段以重叠方式执行。这使得操作执行速度只与流水线输入的速度有关，而与处理所需的时间无关。这样，在理想的流水操作状态下，其运行效率很高。 如果某个设计的处理流程分为若干步骤，而且整个 阅读全文
posted @ 2016-08-27 15:57 趋之若鹜 阅读(1869) 评论(0) 推荐(0) 编辑
16x16移位相加乘法器verilog实现
摘要：
1.普通乘法器 研究了半天特权同学的16位乘法器的移位累加部分的代码，始终没有搞清楚其中的原理。希望特权同学能对该段代码给出一个详细的分析，举例说明每一步具体是怎样移位并累加的。 本人个人认为：两个二进制数之间相乘，就是用乘数从最低位开始，每一位依次去和被乘数相乘，最终再将每一次所得的乘积相加，这样 阅读全文
posted @ 2016-08-27 11:30 趋之若鹜 阅读(11493) 评论(1) 推荐(1) 编辑
