趋之若鹜 - 博客园

ZYNQ OCM 操作低256kB与高256kB的模式切换方法

摘要： 1、zynq ocm地址分配如下图所示，在默认状态下256kB的OCM分布在如下地址空间; 0000_0000 -0000_ffff 64kB 0001_0000 -0001_ffff 64KB 0002_0000 -0002_ffff 64KB ffff_0000 -ffff_ffff 64KB 阅读全文

posted @ 2020-04-21 16:36 趋之若鹜阅读(1972) 评论(0) 推荐(1) 编辑

zynq PL通过AXI_HP 操作 256K OCM

摘要：一、整体BD部分如下： myip2_0通过下面方式生成；二、地址分配如下：由于OCM为256k,初始模式下，分为4个64k，其中前三个在0x00000000 0x0002ffff，最后一块在0xffff0000 0xffffffff 三、将初始读写地址分别设置为0x0000-0000或者0xf 阅读全文

posted @ 2020-03-05 17:40 趋之若鹜阅读(2375) 评论(0) 推荐(0) 编辑

Nios II中使用C标准库函数对UART(RS232)、LCD、JTAG进行操作

摘要： 1.第一种方式拿串口通信为例，HAL系统库API支持对UART核功能部件的完全访问。Nios II程序把UART核看成是一个字符模式设备，使用ANSI C标准库函数发送和接收数据。下面是一个最简单的串口通信程序，具体功能是使用printf()函数讲一个字符显示到stdout设备上。需要强调的是阅读全文

posted @ 2016-10-14 20:48 趋之若鹜阅读(1893) 评论(0) 推荐(0) 编辑

流水线操作verilog

摘要：所谓流水线处理，如同生产装配线一样，将操作执行工作量分成若干个时间上均衡的操作段，从流水线的起点连续地输入，流水线的各操作段以重叠方式执行。这使得操作执行速度只与流水线输入的速度有关，而与处理所需的时间无关。这样，在理想的流水操作状态下，其运行效率很高。如果某个设计的处理流程分为若干步骤，而且整个阅读全文

posted @ 2016-08-27 15:57 趋之若鹜阅读(1869) 评论(0) 推荐(0) 编辑

16x16移位相加乘法器verilog实现

摘要： 1.普通乘法器研究了半天特权同学的16位乘法器的移位累加部分的代码，始终没有搞清楚其中的原理。希望特权同学能对该段代码给出一个详细的分析，举例说明每一步具体是怎样移位并累加的。本人个人认为：两个二进制数之间相乘，就是用乘数从最低位开始，每一位依次去和被乘数相乘，最终再将每一次所得的乘积相加，这样阅读全文

posted @ 2016-08-27 11:30 趋之若鹜阅读(11493) 评论(1) 推荐(1) 编辑

Nios II对flash进行读写（DE2）

摘要： Abstract 在DE2板子上，除了8MB的SDRAM，排名最大的就是4MB的Flash了，本文讨论在Nios II上对flash进行读写。 Introduction 使用环境：Quartus II9.1 + Nios II IDE 9.1 SOPC Builder部分 step 1：要使用Fla 阅读全文

posted @ 2016-07-07 20:04 趋之若鹜阅读(1068) 评论(0) 推荐(0) 编辑

initial使用的要点

摘要： Abstract 虽然RTL不会用到initial但是写testbench经常用到。 Introduction 1.在#0時啟動initial。2.只能被執行一次。3.所有的initial block皆同時執行。4.須使用reg 阅读全文

posted @ 2016-07-03 20:39 趋之若鹜阅读(638) 评论(0) 推荐(0) 编辑

边沿检测电路设计verilog

摘要： Abstract 边沿检测电路(edge detection circuit)是个常用的基本电路。 Introduction 所谓边沿检测就是对前一个clock状态和目前clock状态的比较，如果是由0变为1，能够检测到上升沿，则称为上升沿检测电路(posedge edge detection ci 阅读全文

posted @ 2016-07-03 20:12 趋之若鹜阅读(12686) 评论(1) 推荐(1) 编辑