会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
专注it
博客园
首页
新随笔
联系
订阅
管理
2018年11月4日
FPGA系列之一:Cyclone V中的时钟资源
摘要: 之前的项目中更多的是有师兄提供经验和帮助,追求的是快速上手,所以不管对于硬件电路设计,还是verilog电路编程,甚至是FPGA内部的资源,都没来得及系统地学习,最近在做算法到电路的实现,正好系统学习,将感悟记于此,如有错误,欢迎指出、讨论。 一、关于时钟引脚 FPGA芯片一般有好几组时钟引脚 CL
阅读全文
posted @ 2018-11-04 17:15 专注it
阅读(605)
评论(0)
推荐(0)
编辑
公告